[发明专利]一种补码映射的RRAM存算一体芯片及电子设备

说明书

本发明公开一种补码映射的RRAM存算一体芯片及电子设备，芯片包括控制选通模块、RRAM阵列模块、补码量化模块，所述控制选通模块接收输入信号，连接于RRAM阵列模块中的位线、源线、字线上，对RRAM阵列模块进行选通与读写控制；补码量化模块连接于RRAM阵列模块中的输出线上，数字输入信号通过控制选通模块经过位线BL输入到RRAM阵列模块，经过RRAM阵列模块与其以补码形式存储的权重值相乘加后，输出模拟信号至补码量化模块；补码量化模块将模拟信号以补码形式完成量化，输出数字信号结果。相比传统方式，本发明实现了2T1R RRAM阵列乘加运算的补码量化，可节省近一半RRAM阵列资源，减小芯片面积，降低功耗。

技术领域

本发明涉及一种存算一体芯片技术领域，尤其涉及一种补码映射的RRAM存算一体芯片及电子设备。

背景技术

由于存储与计算模块的分立，传统冯诺依曼计算架构面临存储墙瓶颈，也称冯诺依曼瓶颈。以RRAM为代表存内计算技术将数据的存储与计算相结合，可以提高计算的速度、并行度，降低功耗，突破冯诺依曼瓶颈。尤其适用于依赖阵列乘加运算的人工智能领域。现有人工智能算法中，对于有符号数表示的神经网络权重值，多采用一正一负两个相同忆阻器阵列映射，占用过多忆阻器资源，且损失了数值范围内最小负数值。

发明内容

为了解决现有技术中存在的上述技术问题，本发明提出了一种补码映射的RRAM存算一体芯片及电子设备，芯片采用补码映射与读出方式，权重数据按照补码形式存储在2T1R RRAM阵列上，并以补码形式完成乘加运算的结果读取，其具体技术方案如下：

一种补码映射的RRAM存算一体芯片，包括控制选通模块、RRAM阵列模块、补码量化模块，所述控制选通模块接收输入信号，连接于RRAM阵列模块中的位线BL、源线SL、字线WL上，对RRAM阵列模块进行选通与读写控制；补码量化模块连接于 RRAM阵列模块中的输出线RBL上，数字输入信号通过控制选通模块经过位线BL输入到RRAM阵列模块，经过RRAM阵列模块与其以补码形式存储的权重值相乘加后，输出模拟信号至补码量化模块；补码量化模块将模拟信号以补码形式完成量化，输出数字信号结果。

进一步的，所述控制选通模块包括：解码选通单元和电平位移单元，解码选通单元接收输入信号，根据输入信号决定所需选通的RRAM阵列模块中的单元，并且采用电平位移单元对输入信号的电平进行平移后输出至RRAM阵列模块。

进一步的，所述RRAM阵列模块由三个子阵列组成，三个子阵列为三个2T1R RRAM阵列，每个子阵列包含n行m列2T1R单元，每个2T1R单元包括阻变电阻、选通管以及输出管，每个2T1R单元根据其阻变电阻高低阻态的不同可表示1/0两种状态，代表1bit数据；对于每N个2T1R单元存储一个权重数据，每N列分为一组，其中第一列为符号位列，第2到N列为数值位列。

进一步的， 对于2T1R RRAM阵列n bit权重值一次乘加运算将选通n列2T1R RRAM阵列，从而产生n个输出电流，输出至补码量化模块，具体的，2T1R RRAM阵列的字线WL起到选通作用，当对应权重值被选中时，则相应该组的n条字线WL接电源电压，反之则接地电压，对于被选通的单元，当输入信号为1，则位线BL接读电压Vread，且存储值为1，即阻变电阻为低阻态时，其相乘结果为1，对于相应输出线RBL产生输出电流I，当输入信号为0时，则对位线BL接地电压，相乘结果为0，输出电流也为0；同一列单元共用同一条输出线RBL，因此其输出电流将相互叠加，等效于其相乘结果叠加。