[发明专利]用于补偿电源电压变化的接口电路及其操作方法在审
申请号: | 202210306118.1 | 申请日: | 2022-03-25 |
公开(公告)号: | CN115347892A | 公开(公告)日: | 2022-11-15 |
发明(设计)人: | 崔在珉;金用勳;白真赫;成侑昶;俞昌植;任政燉 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H03K19/003 | 分类号: | H03K19/003;H03K19/0185 |
代理公司: | 北京铭硕知识产权代理有限公司 11286 | 代理人: | 张利;张川绪 |
地址: | 韩国京畿*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 补偿 电源 电压 变化 接口 电路 及其 操作方法 | ||
1.一种接口电路,包括:
缓冲电路,被配置为接收输入信号并生成具有延迟时间的输出信号,延迟时间基于偏置电流的电流电平和电源电压的电压电平被确定;以及
偏置生成电路,被配置为改变偏置控制电压的电压电平,从而通过补偿电源电压的电压电平的变化而使延迟时间恒定,偏置生成电路还被配置为将偏置控制电压提供给缓冲电路。
2.根据权利要求1所述的接口电路,其中,
偏置生成电路被配置为基于电阻器和与所述电阻器串联连接的第一晶体管来对偏置电源电压进行分压,第一晶体管具有被施加电源电压的栅极,并且
偏置控制电压基于分压到第一晶体管的偏置电源电压被确定。
3.根据权利要求2所述的接口电路,其中,偏置生成电路还包括与第一晶体管串联连接的第二晶体管,第二晶体管具有被施加偏置控制电压的栅极。
4.根据权利要求2所述的接口电路,其中,偏置生成电路还包括与第一晶体管串联连接的第三晶体管,第三晶体管在其栅极处接收偏置使能信号以控制偏置生成电路的操作。
5.根据权利要求2所述的接口电路,其中,所述电阻器包括可变电阻器。
6.根据权利要求2所述的接口电路,还包括:低压差电路,被配置为将偏置电源电压恒定地提供给偏置生成电路。
7.根据权利要求6所述的接口电路,其中,
低压差电路包括:
误差放大器,参考电压被施加到误差放大器;
传输晶体管,传输晶体管具有被施加误差放大器的输出的栅极,传输晶体管具有被输入偏置电源电压的源极端子;
第一电阻器,具有连接到传输晶体管的漏极端子的一端和连接到用于向误差放大器供应反馈电压的反馈端子的另一端;以及
第二电阻器,连接在反馈端子与地之间,并且第一电阻器包括可变电阻器。
8.根据权利要求6所述的接口电路,其中,
低压差电路包括:
误差放大器,参考电压被施加到误差放大器;
传输晶体管,传输晶体管具有被施加误差放大器的输出的栅极,传输晶体管具有被施加偏置电源电压的源极端子;
第一电阻器,具有连接到传输晶体管的漏极端子的一端和连接到用于向误差放大器供应反馈电压的反馈端子的另一端;以及
第二电阻器,连接在反馈端子与地之间,并且参考电压是可变的。
9.根据权利要求1至8中的任一项所述的接口电路,其中,缓冲电路包括:
缓冲器,被配置为接收输入信号并生成输出信号;以及
缓冲晶体管,被配置为从偏置生成电路接收偏置控制电压,并且将偏置电流提供给缓冲器。
10.一种半导体装置,包括:
缓冲电路,被配置为接收输入信号并生成具有延迟时间的输出信号,输出信号的延迟时间基于偏置电流的电流电平和电源电压的电压电平被确定;以及
偏置生成电路,包括第一电阻器和与第一电阻器串联连接的第一晶体管组,并且被配置为基于第一晶体管组对偏置电源电压进行分压,以确定控制偏置电流的电流电平的偏置控制电压的电压电平,偏置生成电路还被配置为将偏置控制电压提供给缓冲电路,
其中,第一晶体管组包括:
第一晶体管,与第一电阻器串联连接,第一晶体管具有被施加电源电压的栅极;
第二晶体管,与第一晶体管串联连接,第二晶体管具有被施加偏置控制电压的栅极;以及
第三晶体管,与第二晶体管串联连接,第三晶体管被配置为接收偏置使能信号。
11.根据权利要求10所述的半导体装置,其中,第一电阻器包括可变电阻器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210306118.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种保鲜冰箱及其保鲜方法
- 下一篇:用于校准的方法和设备