[发明专利]基于1T1R实现矢量乘法运算的电路构架及运算方法

说明书

本发明提供了一种基于1T1R实现矢量乘法运算的电路构架，包括输入电路、1T1R计算阵列以及输出电路，其中，所述1T1R计算阵列包括至少两行运算单元，各行运算单元的输入端共节点后作为所述1T1R计算阵列的输入端与所述输入电路相连，各行运算单元的输出端与所述输出电路相连；并且，各行运算单元均包括至少两个相并联1T1R忆阻器单元，所述输入电路用于对各运算单元输入输入信号；所述输入信号与各行运算单元内的T1R忆阻器单元相作用实现矢量乘法运算并产生输出信号；所述输出信号存储至所述输出电路内。本发明提供的基于1T1R实现矢量乘法运算以解决单个忆阻器无法实现多bit运算的问题。

技术领域

本发明涉及忆阻器数据存储设计技术领域，更为具体地，涉及一种基于1T1R实现矢量乘法运算的电路构架。

背景技术

忆阻器(ReRAM)是一种有记忆功能的非线性电阻，通过控制电流的变化可改变其阻值，如果把高阻值定义为“1”，低阻值定义为“0”，则这种电阻就可以实现存储数据的功能。具体地，在实际使用过程中，通常使用对忆阻器进行卷积运算的方式实现不同数据的存储。如附图1所示，取忆阻器的电导G(电阻R倒数，R＝1/G)为卷积权重，电压为输入数据，那么每个并联的忆阻器电路的电流I＝V*G。如果将一系列的忆阻器进行并联，那么对应电流输出则为所有权重与数据的乘加结果I＝I1+I2+I3＝V1*G1+V2*G2+V3*G3。

由于忆阻器本身是利用电阻存数据，因此，根据附图1的原理可知，忆阻器是一个很好的利用电阻做卷积运算的原理器件。现有的利用忆阻器做卷积核的运算架构如附图2所示，由附图2可知，显然，这种存算合一的架构能够提高运算性能，降低功耗损失。然而，在实际使用时，为满足存储需求，这种运算架构对忆阻器单元本身有要求。例如，如果要实现多bit(位)的乘法，则需要单个忆阻器单元支持多bit，为使单个忆阻器单元实现支持多bit，则对需要对每个忆阻器的电导值进行单独精确调控，进而实现对每个忆阻器设置任意权值的目的。并且，即便经过量化后的忆阻器，其权值通常也需要6～8bit(位)。此时，忆阻器的精确调控在量产的时候就需要耗费大量时间，严重抬高整个芯片的生产成本。

需要说明的是，通过忆阻器实现1bit(0，1)的数据是最为简单，但是如何仅使用1bit这一类忆阻器来快速降低成本，完成多bit数据的矢量矩阵乘法，是需要解决的问题。

此外，由附图2可知，在现有的利用忆阻器做卷积核的运算架构中，对ADC/DAC(讲模数转换，Analog Digital Converter/数模转换，Digital Analog Convert)的需求非常高，理论上每一行都需要一个DAC，每一列也需要一个ADC，这对于运算架构来说，也是一个很大的开销。

基于上述技术问题，亟需一种既能够高效地完成多bit运算，又能够降低运算单元使用ADC/DAC的成本的方法。

发明内容

鉴于上述问题，本发明的目的是提供一种基于1T1R实现矢量乘法运算的电路构架及运算方法，以解决单个忆阻器无法实现多bit运算的问题。

本发明提供的基于1T1R实现矢量乘法运算的电路构架包括输入电路、1T1R计算阵列以及输出电路，其中，

所述1T1R计算阵列包括至少两行运算单元，各行运算单元的输入端共节点后作为所述1T1R计算阵列的输入端与所述输入电路相连，各行运算单元的输出端与所述输出电路相连；并且，

各行运算单元均包括至少两个相并联1T1R忆阻器单元，所述输入电路用于对各运算单元输入输入信号；所述输入信号与各行运算单元内的T1R忆阻器单元相作用实现矢量乘法运算并产生输出信号；所述输出信号存储至所述输出电路内。

此外，优选的方案是，设待实现的矢量乘法运算为两个w bit矢量的乘法运算，所述1T1R计算阵列包括k行运算单元，各运算单元均包括相互并联的m个1T1R忆阻器单元；则，

所述1T1R计算阵列中的各参数满足如下约束条件：