[发明专利]一种PCIe交换芯片初始化的方法、装置、设备及介质

说明书

本发明提供了一种PCIe交换芯片初始化的方法、装置、设备及可读介质，方法包括：响应于接收到PCIe交换芯片初始化的指令，分别判断交换芯片的上行端口和下行端口中的每个堆栈中的各个PHY使用固件的情况；响应于确定每个堆栈中的PHY各自使用同一个固件，使用堆栈级广播对每个堆栈的PHY进行初始化；将PHY的初始化程序从片外存储器发送到交换芯片的内存空间中；将交换芯片的内存空间中的PHY初始化程序发送到每个PHY中，依次对每个堆栈中的PHY进行初始化，其中，同一个堆栈中的所有PHY同时进行初始化。通过使用本发明的方案，能够节省芯片初始化时间，提高芯片初始化方案的灵活性，满足PCIe协议要求，能够保障芯片安全、可靠的启动。

技术领域

本发明涉及计算机领域，并且更具体地涉及一种PCIe交换芯片初始化的方法、装置、设备及可读介质。

背景技术

近年来，随着人们对计算机性能要求的不断提高，计算机体系结构不断发展完善。作为计算机体系结构不断完善的关键一环，提高数据传输速率得到了越来越多关注。PCIe是一种高速串行计算机扩展总线标准，抛弃了传统的并行总线设计方式，使用高速差分串行总线，通过PCIe链路进行数据传输。与并行总线相比，串行总线大幅提升了数据传输速率。由于在数据传输方面的优越性能，PCIe总线在计算机体系结构中占据着极其重要的地位。PCIe总线架构主要包括根节点(Root Complex)、交换芯片(Switch)、终端设备(Endpoint)以及桥接器（Bridge）等。其中，PCIe Switch为PCIe总线架构的重要一环。PCIe总线架构缺少Switch时，只能实现传统的CPU与设备之间的传输，无法实现CPU与CPU之间、存储器与网络接口之间、GPU与GPU之间的直接数据传输。PCIe Switch能有效解决这一问题，能够极大提升计算机性能及效率，已成为计算机体系结构中核心关键技术。

为了更高的数据吞吐率，PCI-SIG组织不断刷新接口标准，从PCIe 3.0的8GT/s数据速率，到PCIe 4.0的16GT/s数据速率，再到PCIe 5.0的32GT/s，PCIe Switch的设计趋向于高速率、高扩展、多互连、智能化等特点。当前的计算机系统，特别是在关键应用主机、高性能服务器中，处理器数量、各种异构资源数量大幅增加，单机最高可以支持到64个处理器节点，数十个基于PCIe接口的异构设备，如此规模的设备数量需要PCIe Switch具有更高的扩展性，Switch的设计也趋于发展支持更多的上下游端口、物理通道数量，这对PCIeSwitch的芯片设计带来了极大的挑战，高扩展性需要更多的物理通道数量，也就意味着每颗Switch芯片中需要集成更多的PCIe PHY（Port Physical Layer，端口物理层）物理通道。根据PCIe的协议规定，当设备启动后，当前PCIe总线域下挂的所有设备必须满足协议规定的启动时间的要求，即上电后100ms内，完成主机结构拓扑下所有PCIe设备的初始化。如果不能满足PCIe协议规定的设备启动时间的要求，则可能无法检测到所有关联PCIe设备，枚举失败。随着PCIe Switch芯片中集成通道数目的增多，速率的提升，PHY自身设计的难度也越来越复杂，单个PHY的初始化时间随之增加，如何在100ms内完成所有PCIe PHY的初始化从而保证PCIe整体拓扑结构的枚举完成，变得越来越具有挑战性。

发明内容

有鉴于此，本发明实施例的目的在于提出一种PCIe交换芯片初始化的方法、装置、设备及可读介质，通过使用本发明的技术方案，能够节省芯片初始化时间，提高芯片初始化方案的灵活性，满足PCIe协议要求，能够保障芯片安全、可靠的启动。

基于上述目的，本发明的实施例的一个方面提供了一种PCIe交换芯片初始化的方法，包括以下步骤：

响应于接收到PCIe交换芯片初始化的指令，分别判断交换芯片的上行端口和下行端口中的每个堆栈中的各个PHY使用固件的情况；

响应于确定每个堆栈中的PHY各自使用同一个固件，使用堆栈级广播对每个堆栈的PHY进行初始化；

将PHY的初始化程序从片外存储器发送到交换芯片的内存空间中；