[发明专利]5G和自组织网接入一体化系统的高精度时钟同步方法在审

专利信息
申请号: 202210315559.8 申请日: 2022-03-29
公开(公告)号: CN114928424A 公开(公告)日: 2022-08-19
发明(设计)人: 姚劲松;俞春祥;苏波;陈静;郭李东;王栋;周庆明;赵静;田毅珂;徐颂华 申请(专利权)人: 中国电子科技集团公司第五十四研究所
主分类号: H04J3/06 分类号: H04J3/06;H04W56/00
代理公司: 河北东尚律师事务所 13124 代理人: 王文庆
地址: 050081 河北省石家庄市中山西*** 国省代码: 河北;13
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 组织 接入 一体化 系统 高精度 时钟 同步 方法
【权利要求书】:

1.一种5G和自组织网接入一体化系统的高精度时钟同步方法,其特征在于,用于在主节点和从节点之间进行时钟同步,包括以下步骤:

步骤1.主节点创建对应从节点的MASTER状态机实例,从节点发送重配完成消息,创建从节点的SLAVE状态机实例;

步骤2.主节点的MASTER状态机启动周期发送SYNC序列的定时器或事件,并以发送SYNC序列的时隙为计算依据,使SYNC序列在接近最近一次发送SSB主辅同步信号的时隙发送;

步骤3.当满足SYNC序列发送条件时,主节点的MASTER状态机实例发送SYNC序列,并计算发送SYNC序列的时隙帧头时间T1,在后续发送的FLLOW_UP消息中将T1传送给从节点的SLAVE状态机实例,或在SYNC序列中直接携带T1给从节点的SLAVE状态机实例;

步骤4.从节点检测到SYNC序列后,计算接收序列帧头时间T2;

步骤5.从节点完成FLLOW_UP消息接收后,触发并寻找下一个合适的DELAY_REQ序列,并计算发送DELAY_REQ序列的时隙帧头的时间T3;

步骤6.主节点的MASTER状态机实例检测到DELAY_REQ序列后,计算接收序列帧头时间T4,并发送后续的DELAY_RESP消息,从而携带T4给从节点的SLAVE状态机实例;

步骤7.根据以下关系计算出主从节点间的路径时延Delay和时钟相位偏差Offset:

T2 - T1 = Delay - Offset

T4 - T3 = Delay + Offset

步骤8.使用Offset进行主从节点间的时钟节拍的调整设置,完成高精度时钟同步。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十四研究所,未经中国电子科技集团公司第五十四研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202210315559.8/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top