[发明专利]基于自适应时钟的频率控制方法、电路及芯片

说明书

本说明书公开了一种基于自适应时钟的频率控制方法、电路及芯片，尤其适用于如RISC‑V架构指令集为基础(或ARM架构、X86架构)、包括人工智能物联网芯片在内的广泛应用的各类芯片；当压降监测模块监测到目标处理单元有电压瞬时跌落且在有效监测时段产生的压降达到设定阈值集合中至少一个阈值时，触发产生至少一个阈值信号，时钟控制模块选择满足降频约束条件的阈值信号为目标阈值信号，以目标阈值信号和从目标处理单元获取的性能信号确定目标降频策略，并发送给时钟输出模块，由时钟输出模块从降频时钟信号集合中选择与目标降频策略相符的降频时钟信号，输出给目标处理单元进行精准降频，以减少目标处理单元由压降导致的性能损失。

技术领域

本文件涉及集成电路技术领域，尤其涉及一种基于自适应时钟的频率控制方法、电路及芯片。

背景技术

芯片作为各类电子设备的核心部件，其需求和应用正在不断扩展。尤其针对例如RISC-V 架构指令集为基础(也包括ARM架构、X86架构)的、包括人工智能物联网芯片在内的各类芯片应用越来越广泛。

随着芯片制程的不断缩小，芯片集成的密度越来越大，芯片的性能也在不断变高。同时，芯片中的高性能模块在频率和负载的快速切换中会更容易致使芯片产生电压瞬时跌落的问题，导致高性能模块中的电路时序无法得到保障，引发工作异常。

目前大多采用自适应时钟电路降频的方式来保护高性能模块，但是，现有的降频方案过于粗暴且可能增加功耗和集成面积，给高性能模块带来性能损失。

发明内容

本说明书一个或多个实施例的目的是提供一种基于自适应时钟的频率控制方法、电路及芯片，以对目标处理单元的不同压降进行精准降频，减少或避免目标处理单元由于压降导致的性能损失。

为解决上述技术问题，本说明书一个或多个实施例是这样实现的：

第一方面，提出了一种基于自适应时钟的频率控制方法，应用于自适应时钟控制电路，所述自适应时钟控制电路包括：压降监测模块、时钟控制模块、时钟生成模块以及时钟输出模块；所述频率控制方法包括：

所述压降监测模块监测目标处理单元的电压，并在监测到电压瞬时跌落且在有效监测时段产生的压降达到设定阈值集合中至少一个阈值时，触发所述至少一个阈值中每个阈值对应的阈值信号；

所述时钟控制模块接收至少一个阈值信号，基于降频约束条件从中选择一个阈值信号作为目标阈值信号，并从所述目标处理单元获取性能信号；基于所述性能信号和所述目标阈值信号确定目标降频策略，并发送给所述时钟输出模块；其中，所述性能信号用于表征该目标处理单元当前负载变化和/或负载状态，所述目标降频策略至少包含降频幅度；

所述时钟输出模块从所述时钟生成模块生成的时钟信号集合中选择与所述目标降频策略对应的降频时钟信号，并输出给所述目标处理单元。

第二方面，提出了一种基于自适应时钟的频率控制电路，包括：压降监测模块、时钟控制模块、时钟输出模块以及时钟生成模块；所述压降监测模块中预设有多个压降阈值，每个压降阈值对应一个阈值信号；

所述压降监测模块，监测目标处理单元的电压，并在监测到电压瞬时跌落且在有效监测时段产生的压降达到设定阈值集合中至少一个阈值时，触发所述至少一个阈值中每个阈值对应的阈值信号；

所述时钟控制模块，接收至少一个阈值信号，基于降频约束条件从中选择一个阈值信号作为目标阈值信号，并从所述目标处理单元获取性能信号；基于所述性能信号和所述目标阈值信号确定目标降频策略，并发送给所述时钟输出模块；其中，所述性能信号用于表征该目标处理单元当前负载变化和/或负载状态，所述目标降频策略至少包含降频幅度；

所述时钟输出模块，从所述时钟生成模块生成的时钟信号集合中选择与所述目标降频策略对应的降频时钟信号，并输出给所述目标处理单元。

第三方面，提出了一种片上系统，包括：