[发明专利]精准控深的表层内嵌精密线路封装载板及其加工工艺

说明书

本申请涉及一种精准控深的表层内嵌精密线路封装载板及其加工工艺，所述加工工艺包括如下步骤：载体件的制作、抗蚀层的制作、第一埋线层的制作和后制程制作，所述后制程制作包括增层制作、第二埋线层的制作、重复增层及埋线层制作、去除载体件和去除抗蚀层，得到单面埋线产品。本加工工艺中采用常规铜箔制作载体层，并在铜箔的表面形成一层抗蚀层，从而降低了材料制作成本，控制了埋线层线路咬蚀终点，进而保证了线路板面的平整度。

技术领域

本申请涉及封装载板，具体涉及一种精准控深的表层内嵌精密线路封装载板及其加工工艺。

背景技术

随着信息时代的不断更新迭代，对各类芯片的功能要求越来越高，如高速运算、高存储、高精度、高稳定性等等，相应地，对封装基板的要求也越来越高，如高密度布线、薄板、高平整度等等；现有技术中，为实现上述设计，已开发一种基于超薄铜箔(3μm、5μm等)增层制作的内嵌精密线路工艺，但这种技术存在两个问题：一是超薄铜加工采购成本高；二是内嵌线路层表面的超薄铜去除时终止点较难控制，容易造成过蚀导致内嵌线路层凹蚀过大现象，需特殊控制闪蚀参数，对设备精度及生产作业控制要求较高。

申请内容

为了克服上述缺陷，本申请提供一种精准控深的表层内嵌精密线路封装载板的加工工艺，该加工工艺中采用常规铜箔制作载体层，并在铜箔的表面形成一层抗蚀层，从而降低了材料制作成本，控制了埋线层线路咬蚀终点，进而保证了线路板面的平整度。

本申请为了解决其技术问题所采用的技术方案是：

一种精准控深的表层内嵌精密线路封装载板的加工工艺，包括如下步骤：

步骤1：载体件的制作：准备两张常规铜箔，并通过胶水将两张铜箔粘连在一起形成载体件，即载体件包括第一铜箔层和第二铜箔层，将载体件两个外侧的表面定义为外表面，将载体件两个内侧的表面定义为内表面，则两个内表面粘连在一起；

步骤2：抗蚀层的制作：在所述载体件的至少一个外表面上测射形成抗蚀层，所述抗蚀层为钛层或为钛和铜的复合层；

步骤3：第一埋线层的制作：

3.1抗电镀感光层的制作：通过压膜、曝光、显影的方式，形成感光层，并将抗蚀层上需要制作图形的图形线路区域裸露出来；

3.2电镀：在载体件的抗蚀层上裸露的图形线路区域上采用电镀的方式制作内嵌的第一埋线层；

3.3去膜：将电镀后的产品进行去膜处理而去掉感光层，裸露出图形线路及其间距空间；

步骤4：后制程制作

4.1增层制作：在第一埋线层上填充绝缘介质而形成绝缘介质层17；

4.2第二埋线层的制作：

①盲孔加工：在绝缘介质层内加工盲孔；

②种子层制作：在绝缘介质层及盲孔的表面制作种子层；

③图形线路的制作：在种子层上制作第二埋线层；

4.3重复步骤4.1和4.2，直至形成n层板，其中n≥2，且n为自然数，产品的最外层为外图形线路层；

4.4去除载体件：首先将第一铜箔层和第二铜箔层分开，再通过蚀刻的方式去除第一铜箔层或第二铜箔层，而得到具有抗蚀层的产品；

4.5去除抗蚀层：使用硫酸或盐酸去除产品中的抗蚀层14，得到单面具有埋线层的产品。