[发明专利]基于异质结的高功率密度隧穿半导体器件及其制造工艺

说明书

本发明公开一种基于异质结的高功率密度隧穿半导体器件及其制造工艺，器件元胞结构包括：N+衬底，其下设有漏极金属，其上设有N‑漂移区；在N‑漂移区内对称设有一对沟槽，槽底设有P+区，在槽内设有石墨烯源区，石墨烯源区上设有源极金属，N‑漂移区上设有与石墨烯源区部分交叠的栅介质层，栅介质层上设有多晶硅栅，多晶硅栅上设有钝化层，石墨烯源区与N‑漂移区形成异质结。本发明器件结构对注入工艺要求低，元胞尺寸小，单位面积元胞数量多，大幅提升了器件的功率密度，有效降低器件的比导通电阻、亚阈值摆幅，简化了制造工艺，降低了器件成本。器件反偏耐压时，P+区使电场峰值从异质结边界处转移到PN结边界处，提高了器件雪崩能力，增大了击穿电压。

技术领域

本发明主要涉及高压功率半导体器件领域，具体来说，是一种基于异质结的高功率密度隧穿半导体器件及其制造工艺，适用于汽车电子、轨道交通、光伏逆变、航天、航空、石油勘探、核能、雷达与通信等高温、高频、大功率、强辐射等极端环境并存的应用领域。

背景技术

功率半导体器件在电力电子行业中起着举足轻重的作用，在汽车、家用电器、高铁和电网中有着广泛的应用。然而传统的功率器件有着很多缺点，如：元胞尺寸大、导通电阻大、界面态密度高、制造工艺复杂和掺杂工艺会对半导体表面产生损伤等缺点。

石墨烯材料的导带、价带对称，并且只在布里渊区的顶点处相交即相交于费米面上的一点，具有明显的可控电子带隙。根据石墨烯材料能带对称的特点，掺杂或施加外场都可以破坏能带对称性，进而打开带隙并且可以控制带隙的大小。石墨烯材料具有半导体能带的特征同时具有金属高电导率特性。石墨烯材料的迁移率高、热导率高、高温稳定性强、可以大面积制作等特点符合功率半导体器件的需求。

图1所示的是常规的碳化硅功率半导体器件，包括：N+型衬底1，在N+型衬底1的一侧连接有漏极金属10，在N+型衬底1的另一侧设有N-型漂移区2，在N-型漂移区2中对称设置一对P型基区3，N+型源区5和P+型体接触区4，在N-型漂移区2的表面设有栅氧层8，在栅氧层8的表面设有多晶硅栅9，在多晶硅栅9的上方设有钝化层6，在N+型源区5和P+型体接触区4连接有源极金属7。常规碳化硅功率半导体器件工作原理是当有足够大的正电压施加在多晶硅栅上时，P型基区3与栅氧层8的界面会产生一个反型沟道，电子可以通过沟道从N+型源区5注入到N-型漂移区2。P型基区3和N+型源区5需要掺杂来形成，然而碳化硅器件元胞尺寸受到掺杂工艺和JFET区宽度限制，导致元胞宽度极限是4-6um，无法进一步缩小，，从而影响了器件的元胞密度和器件的正向电流能力。此外，碳化硅材料的离子注入工艺还会造成N-型漂移区2表面损伤，导致N-型漂移区2表面存在大量的界面态陷阱使得反型沟道载流子有效迁移率较小，导通电阻较高。同时传统的半导体器件基于载流子热注入工作机理，亚阈值摆幅在常温下最低只能达到60mV/decade。所以急需提出一种新型的高沟道电子迁移率和高功率密度的功率器件。

发明内容

本发明针对上述问题，提出了一种基于异质结的高功率密度隧穿半导体器件及其制造工艺，该结构在保持击穿电压不变的基础上，使用石墨烯和碳化硅衬底形成异质结。当栅极施加正压时，石墨烯费米能级上移进入到导带，同时N-型漂移区电子浓度升高形成积累层，此时异质结势垒宽度变窄，发生带带隧穿效应，石墨烯价带的电子隧穿过异质结势垒进入到N-型漂移区的导带中。

同时，本发明器件的元胞尺寸比常规的碳化硅功率器件元胞小，在单位面积内大幅提升了元胞数量，有效降低了器件的比导通电阻，提升了器件的功率密度，同时降低了器件亚阈值摆幅，并且极大简化了制造工艺，降低了器件成本。

本发明采用如下技术方案：一种基于异质结的高功率密度隧穿半导体器件及其制造工艺，所述基于异质结的高功率密度隧穿功率半导体器件为轴对称结构，