[发明专利]多核电路、数据交换方法、电子设备及存储介质

说明书

本公开提供了一种多核电路、数据交换方法、电子设备及存储介质，涉及通信领域，尤其涉及多核通信领域。多核电路，包括：公共存储区；多个中断寄存器；多个状态寄存器；以及多个计算核，其中的每个计算核被配置为：在满足数据交换条件的情况下，将第一数据写入公共存储区，并触发其他计算核对应的中断寄存器产生中断信号；或者，在该计算核对应的中断寄存器产生中断信号的情况下，根据该计算核对应的状态寄存器记录的公共存储区的数据读写状态，从公共存储区读取其他计算核写入的第二数据。本公开降低了硬件设计复杂性，减少了芯片的计算时延，保证了芯片整体频率的提升，可以广泛适用于对功耗以及成本敏感的微控制单元领域。

技术领域

本公开涉及通信技术领域，尤其涉及多核通信领域，具体涉及一种多核电路、数据交换方法、电子设备及存储介质。

背景技术

当前，人工智能、大数据、物联网蓬勃发展，随之产生了海量的信息需要处理。为了加快信息处理速度，芯片一般会集成多个CPU核心。在处理数据时，多核同时工作，双方需要交换数据时，会使用到IPC(Inter-Process Communication，进程间通信)技术。

IPC本质上是一种同步技术。同步技术对多核通信的效率影响较大，而且不同的同步策略对硬件设计的影响也不相同。目前的芯片设计在实现IPC时，主要采用硬件上增加集中式或分布式同步单元实现读写锁和内存屏障。虽然这种方法减少了IPC通信时软件设计的复杂度，但增加了硬件的复杂程度和成本。

发明内容

本公开提供了一种多核电路、数据交换方法、电子设备及存储介质，降低了硬件设计复杂性，减少了芯片的计算时延，保证了芯片整体频率的提升，可以广泛适用于对功耗以及成本敏感的微控制单元领域。

根据本公开的一方面，提供了一种多核电路，包括：

公共存储区；

多个中断寄存器；

多个状态寄存器；以及

多个计算核，其中的每个计算核被配置为：在满足数据交换条件的情况下，将第一数据写入公共存储区，并触发其他计算核对应的中断寄存器产生中断信号；或者，在该计算核对应的中断寄存器产生中断信号的情况下，根据该计算核对应的状态寄存器记录的公共存储区的数据读写状态，从公共存储区读取其他计算核写入的第二数据。

根据本公开的另一方面，提供了一种数据交换方法，由多核电路中的写入方计算核执行，包括：

在满足数据交换条件的情况下，将第一数据写入公共存储区；

触发读取方计算核对应的中断寄存器产生中断信号；

其中，所述中断信号用于指示读取方计算核获取所对应状态寄存器记录的公共存储区的数据读写状态，并根据所述数据读写状态从公共存储区读取所述第一数据。

根据本公开的另一方面，提供了另一种数据交换方法，由多核电路中的读取方计算核执行，包括：

在读取方计算核对应的中断寄存器产生中断信号的情况下，获取读取方计算核对应的状态寄存器记录的公共存储区的数据读写状态；其中，所述中断信号是写入方计算核在满足数据交换条件的情况下，将第一数据写入公共存储区后触发读取方计算核对应的中断寄存器产生的；

根据获取的所述数据读写状态，从公共存储区读取写入方计算核写入的第二数据。

根据公开的另一方面，提供了一种数据交换装置，包括：

第一数据写入模块，用于在满足数据交换条件的情况下，将第一数据写入公共存储区；

中断信号触发模块，用于触发读取方计算核对应的中断寄存器产生中断信号；