[发明专利]一种基于FPGA的混合高斯模型的图像处理方法

权利要求书

1.一种基于FPGA的混合高斯模型的图像处理方法，其特征在于：包括如下步骤：

步骤S1：构建FPGA模块设计和ARM系统的初始化配置，并将原始图像存储在DDR上；

步骤S2：一组DMA控制器将DDR上的像素和背景模型参数转化成数据流，传入混合高斯模型的核心计算模块，所述混合高斯模型的核心计算模块包括多个独立的IP核；

步骤S3：所述混合高斯模型的核心计算模块以并行化流水线的方式，分别计算出每一个像素属于背景或前景，然后更新背景模型的参数，并采用数据量化的方式对背景模型参数进行计算；

步骤S4：另一组DMA控制器将核心计算模块的计算结果和更新后的背景模型参数储存在DDR上。

2.根据权利要求1所述的基于FPGA的混合高斯模型的图像处理方法，其特征在于：所述步骤S1包括如下步骤：

步骤S1-1：在FPGA模块设计中添加IP核以及ZYNQ软核，配置好参数并连接逻辑电路接口；

步骤S1-2：在ARM系统中通过系统驱动识别IP核，配置寄存器值，完成系统硬件的初始化；

步骤S1-3：通过ARM处理器在DDR内存上初始化背景模型参数，并将原始RGB三通道图像存储在DDR上。

3.根据权利要求1所述的基于FPGA的混合高斯模型的图像处理方法，其特征在于：所述步骤S3包括如下步骤：

步骤S3-1：通过FIFO数据缓存器接受输入的像素和背景模型参数，按序传递给后续的逻辑电路；

步骤S3-2：通过带有权重的高斯分布函数判断当前像素属于背景还是前景；

步骤S3-3：判断当前背景模型能否描述输入的像素，如果判断符合，则增强该高斯分布在背景模型中的权重，对权重进行归一化并重新按照权重对高斯分布函数进行排序；如果判断不符，则删除权重最低的高斯分布，并在末尾添加以该像素作为高斯分布均值的新的高斯分布函数，并对权重进行归一化；

步骤S3-4：通过FIFO数据缓存器将结果和更新后的背景模型参数输出到后续模块。

4.根据权利要求1所述的基于FPGA的混合高斯模型的图像处理方法，其特征在于：步骤S2中，像素和背景模型参数在DDR与所述核心计算模块传输时采用AXI4-stream协议。

5.根据权利要求1所述的基于FPGA的混合高斯模型的图像处理方法，其特征在于：步骤S2中，所述FPGA中的PL模块通过AXIHP总线连接到系统DDR上，每个负责背景模型参数传输的DMA控制器分别占用一个HP接口，负责传输像素的DMA控制器可共用HP接口。

6.根据权利要求1所述的基于FPGA的混合高斯模型的图像处理方法，其特征在于：步骤S3中，混合高斯模型的核心计算模块采用全流水线的结构，内部循环采用循环展开的优化方式并行执行，使用高层次综合工具封装成可供重复调用的IP核。

7.根据权利要求6所述的基于FPGA的混合高斯模型的图像处理方法，其特征在于：所述IP核的数量以及每个所述IP核的流水线启动间隔基于FPGA的资源情况和任务需求确定，每个所述IP核均可在ARM控制下共同协调完成对每一张输入图像的计算。

8.根据权利要求6或7所述的基于FPGA的混合高斯模型的图像处理方法，其特征在于：采用公式对当前像素X的预测结果进行计算，以使混合高斯模型在所述IP核上执行时能够充分并行化与流水线化。

9.根据权利要求1所述的基于FPGA的混合高斯模型的图像处理方法，其特征在于：步骤S3中，所述背景模型的参数包括高斯分布函数的权重、均值和方差，针对每种类型的参数数据分别进行定点数类型计算，用以减少FPGA逻辑资源占用和DDR内存传输带宽的需求。

10.根据权利要求9所述的基于FPGA的混合高斯模型的图像处理方法，其特征在于：在定点数类型计算后，采用公式对对定点数类型计算前后的误差进行定量计算，用以评估混合高斯模型计算结果的准确性。