[发明专利]一种漏区自对准垂直沟道MOS集成电路单元结构及其实现方法

权利要求书

1.一种漏区自对准垂直沟道MOS集成电路单元结构；该集成电路单元为多层结构，包括：由下至上依次为：半导体衬底或阱(100)、重掺杂漏区(101)、轻掺杂漏区(102)、半导体沟道区(103)、重掺杂源区(104)，和额外设置的栅介质层(105)、栅极(106)、栅极顶部氧化层(107)、漏金属电极(108)、栅金属电极(109)、源金属电极(110)、场氧化层(200)、表面氧化层(201)；所述半导体衬底或阱(100)在最底部，重掺杂漏区(101)嵌入半导体衬底或阱(100)中，重掺杂漏区(101)的上表面与半导体衬底或阱(100)的上表面齐平，重掺杂漏区(101)的下表面和侧壁被半导体衬底或阱(100)环绕；

所述轻掺杂漏区(102)位于重掺杂漏区(101)上方，半导体沟道区(103)位于轻掺杂漏区(102)上方，重掺杂源区(104)在半导体沟道区(103)上方，轻掺杂漏区(102)、半导体沟道区(103)和重掺杂源区(104)的四个侧面齐平，且它们的侧面与重掺杂漏区(101)齐平；

所述栅极(106)在水平方向上由两个共边的矩形结构(矩形结构一和矩形结构二)组成，每个矩形结构在垂直方向上都将轻掺杂漏区(102)、半导体沟道区(103)和重掺杂源区(104)包围，且栅极(106)的上表面与重掺杂源区(104)的上表面齐平，栅极(106)的下表面低于重掺杂漏区(101)的上表面，栅极(106)的侧壁是倾斜的，越靠近栅极(106)的上表面，其两侧壁之间的距离越宽，在栅极(106)与相邻功能层之间，设置有一层栅介质层(105)作为隔离，在栅极(106)的上方设置有栅极顶部氧化层(107)，其侧壁是倾斜的，下表面与栅极(106)的上表面和栅介质层(105)宽度(两侧)之和相同，栅极顶部氧化层(107)的上表面宽度略大于下表面宽度；所述栅金属电极(109)位于栅极(106)矩形结构一中一条边的上方，栅金属电极(109)嵌入栅极顶部氧化层(107)之中，栅金属电极(109)的下表面与栅极(106)的上表面接触，栅金属电极(109)的上表面与栅极顶部氧化层(107)齐平；

所述源金属电极(110)位于栅极(106)矩形结构一所环绕的那部分重掺杂源区(104)上方，其上表面与栅极顶部氧化层(107)的上表面齐平，下表面与重掺杂源区(104)的上表面接触，源金属电极(110)左右两侧壁与栅极顶部氧化层(107)接触；

所述漏金属电极(108)被栅极(106)矩形结构二所环绕，漏金属电极的上表面与栅极顶部氧化层(107)的上表面齐平，下表面低于重掺杂漏区(101)的上表面，漏金属电极(108)的侧壁是倾斜的，越靠近漏金属电极的上表面，其两侧壁之间的距离越大，在漏金属电极(108)栅极(106)之间夹有少部分轻掺杂漏区(102)、半导体沟道区(103)和重掺杂源区(104)；

所述场氧化层(200)的下表面与轻掺杂漏区(102)的下表面齐平，上表面与栅极顶部氧化层(107)的上表面齐平，场氧化层(200)的侧壁将轻掺杂漏区(102)、半导体沟道区(103)、重掺杂源区(104)的侧壁从四面包围；所述表面氧化层(201)的下表面与重掺杂源区(104)的上表面齐平，其上表面与栅极顶部氧化层(107)的上表面、漏金属电极(108)、栅金属电极(109)、源金属电极(110)的上表面齐平。

2.根据权利要求1所述的一种漏区自对准垂直沟道MOS集成电路单元结构，在其半导体沟道区(103)和重掺杂源区(104)之间，增加一层轻掺杂源区(111)。

3.根据权利要求1或2所述的一种漏区自对准垂直沟道MOS集成电路单元结构，所述半导体衬底或阱(100)、重掺杂漏区(101)、半导体沟道区(103)材料为单晶Si、单晶SiC或单晶GaN等半导体材料。

4.根据权利要求2所述的一种漏区自对准垂直沟道MOS集成电路单元结构，当半导体衬底或阱(100)、重掺杂漏区(101)、半导体沟道区(103)为单晶Si时，所述轻掺杂漏区(102)、轻掺杂源区(111)为赝晶SiGe半导体材料；当半导体衬底或阱(100)、重掺杂漏区(101)、半导体沟道区(103)为单晶SiC或单晶GaN时，所述轻掺杂漏区(102)、轻掺杂源区(111)为赝晶Si半导体材料。