[发明专利]一种低压差线性稳压电路

说明书

本发明提供一种低压差线性稳压电路，涉及低压差线性稳压技术领域，包括：第一基准电流源，其输入端连接电源，输出端通过一第开关管连接基准电路，以提供基准电压；第二开关管，其漏极连接电源，栅极连接第一开关管的栅极，源极连接稳压输出端口；当外部向稳压输出端口施加向外流出的干扰电流时，通过控制第一开关管和第二开关管的方式，控制稳压输出端口的输出电压相对基准电压保持稳定；反馈电路，反馈电路分别连接基准电路、稳压输出端口和地；当外部向稳压输出端口施加向内流入的干扰电流时，反馈电路用于控制稳压输出端口的输出电压相对基准电压保持稳定。有益效果是实现输出双向强抗干扰性；电路面积小；电路的响应速度快。

技术领域

本发明涉及低压差线性稳压技术领域，尤其涉及一种低压差线性稳压电路。

背景技术

LDO(low dropout regulator)是指低压差线性稳压器，是一种集成电路稳压器，相对于传统的线性稳压器来说的，它通常具有极低的自有噪声和较高的电源抑制比PSRR(Power Supply Rejection Ratio)。LDO是一个自耗很低的微型片上系统，因其诸多优点得到广泛应用。

但现有的LDO电路只能实现单方向的抗干扰能力，即当负载存在输入大电流的干扰时，其电路不能使得输出电压稳定，即LDO失效，且抗干扰的响应速度很慢。

发明内容

针对现有技术中存在的问题，本发明提供一种低压差线性稳压电路，包括：

第一基准电流源，所述第一基准电流源的输入端连接一电源，所述第一基准电流源的输出端通过一第一开关管连接一基准电路，以提供一基准电压；

所述第一开关管的漏极分别连接所述第一基准电流源的输出端和所述第一开关管的栅极，所述第一开关管的源极连接所述基准电路；

第二开关管，所述第二开关管的漏极连接所述电源，所述第二开关管的栅极连接所述第一开关管的栅极，所述第二开关管的源极连接一稳压输出端口；

当外部向所述稳压输出端口施加向外流出的干扰电流时，通过控制所述第一开关管和所述第二开关管的方式，控制所述稳压输出端口的输出电压相对所述基准电压保持稳定；

反馈电路，所述反馈电路分别连接所述基准电路、所述稳压输出端口和地；

当外部向所述稳压输出端口施加向内流入的干扰电流时，所述反馈电路用于控制所述稳压输出端口的输出电压相对所述基准电压保持稳定。

优选的，所述反馈电路包括：

第三开关管，所述第三开关管的源极连接所述稳压输出端口，所述第三开关管的栅极连接所述基准电路；

第四开关管，所述第四开关管的栅极连接所述第三开关管的漏极，所述第四开关管的漏极分别连接所述第三开关管的源极和所述稳压输出端口，所述第四开关管的源极接地；

第一电阻，所述第一电阻的一端分别连接所述第三开关管的漏极和所述第四开关管的栅极，所述第一电阻的另一端接地。

优选的，所述基准电路包括：

第五开关管，所述第五开关管的栅极分别连接所述第三开关管的栅极和所述第五开关管的漏极；

第二基准电流源，所述第二基准电流源的一端分别连接所述第三开关管的栅极和所述第五开关管的漏极，所述第二基准电流源的另一端接地；

第二电阻，所述第二电阻的一端分别连接所述第一开关管的源极和所述第五开关管的源极，所述第二电阻的另一端接地。

优选的，所述第三开关管和所述第五开关管为镜像设置的PMOS管，所述第三开关管和所述第五开关管的栅极导通电压相同。

优选的，所述第四开关管为NMOS管。