[发明专利]应用于高压模拟集成电路的低压熔丝修调电路

说明书

本发明属于高压模拟集成电路领域，公开了一种应用于高压模拟集成电路的低压熔丝修调电路，包括P型DMOS管DP1、N型DMOS管DN1、电流镜、下拉单元、第一N型MOS管MN1、第一二极管D1、电阻R1、熔丝F1、反相器INV1、与门AND1、偏置电流输入端IBIAS、高压供电电压端VDDH、低压供电电压端VREG以及地端GND，反相器INV1的输出端上设置熔丝状态指示输出端DOUT；与门AND1的第一输入端上设置烧写控制输入端W_EN，与门AND1的第二输入端上设置熔丝状态指示输入端DIN。通过全新的电源切换电路，从而实现熔丝烧写时可以直接从外部电源获取足够的烧写电流，同时，在正常工作时可以切换至内部低压供电，避免外部高压对低压熔丝修调电路的损坏。

技术领域

本发明属于高压模拟集成电路领域，涉及一种应用于高压模拟集成电路的低压熔丝修调电路。

背景技术

集成电路由于受到制造工艺波动和封装压力的影响，常常需要在封装之后进行校准。其中，熔丝烧写作为一种结构简单，易于实现，低功耗的修调技术，被广泛应用于模拟集成电路中。汽车、工业等领域应用的模拟集成电路，供电电压在几伏特至几十伏特之间波动，而受限于大部分半导体工艺的MOS管栅源电压无法承受如此高的电压，因此包含逻辑器件的熔丝烧写电路多工作在低压。

目前，在高压模拟集成电路中，芯片内的低压供电通常由内部稳压电路产生，其驱动能力有限，无法提供熔丝烧写需要的数十毫安培的大电流，因此熔丝烧写时需要将熔丝电路连接至外部电压获取电流，此时将外部供电电压调节至低压可确保熔丝电路不会被损坏。在芯片正常工作时，外部供电电压在几伏特至几十伏特之间波动，因此熔丝电路需要在芯片内部产生的低压下工作。然而，基于熔丝烧写和正常工作时的电源切换，现有的熔丝修调电路在熔丝正常烧写的同时，不能有效确保在芯片供电电压为高压时也不会发生损坏。

发明内容

本发明的目的在于克服上述现有技术的缺点，提供一种应用于高压模拟集成电路的低压熔丝修调电路。

为达到上述目的，本发明采用以下技术方案予以实现：

一种应用于高压模拟集成电路的低压熔丝修调电路，包括P型DMOS管DP1、N型DMOS管DN1、电流镜、下拉单元、第一N型MOS管MN1、第一二极管D1、电阻R1、熔丝F1、反相器INV1、与门AND1、偏置电流输入端IBIAS、高压供电电压端VDDH、低压供电电压端VREG以及地端GND；

电流镜的第一端连接偏置电流输入端IBIAS，电流镜的第二端连接N型DMOS管DN1的源极；下拉单元的第一端、第一N型MOS管MN1的源极、反相器INV1的地端以及与门AND1的地端均与地端GND连接；下拉单元的第二端、第一N型MOS管MN1的漏极以及反相器INV1的输入端均与熔丝F1的第一端连接；第一N型MOS管MN1的栅极以及与门AND1的输出端均与N型DMOS管DN1的栅极连接；P型DMOS管DP1的漏极、熔丝F1的第二端均与第一二极管D1的负端连接；P型DMOS管DP1的源极以及电阻R1的第二端均与高压供电电压端VDDH连接；第一二极管D1的正端、反相器INV1的电源端以及与门AND1的电源端均与低压供电电压端VREG连接；反相器INV1的输出端上设置熔丝状态指示输出端DOUT；与门AND1的第一输入端上设置烧写控制输入端W_EN，与门AND1的第二输入端上设置熔丝状态指示输入端DIN；

其中，下拉单元用于提供有源下拉，当熔丝F1烧断时，将反相器INV的输入端下拉至低；当熔丝F1未烧断时，将反相器INV的输入端拉高。

可选的，所述第一二极管D1为齐纳二极管。

可选的，还包括第二二极管D2；第二二极管D2的正端与P型DMOS管DP1的栅极、电阻R1的第一端以及N型DMOS管DN1的漏极均连接；第二二极管D2的负端与高压供电电压端VDDH连接。

可选的，所述第二二极管D2为齐纳二极管。