[发明专利]生成电路的方法、电子设备及存储介质在审
申请号: | 202210425352.6 | 申请日: | 2022-04-21 |
公开(公告)号: | CN115293076A | 公开(公告)日: | 2022-11-04 |
发明(设计)人: | 王东鹏;陈智健 | 申请(专利权)人: | 芯华章科技股份有限公司 |
主分类号: | G06F30/323 | 分类号: | G06F30/323;G06F30/33;G06F16/901;G06F16/903 |
代理公司: | 北京风雅颂专利代理有限公司 11403 | 代理人: | 李莎 |
地址: | 211800 江苏省南京*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 生成 电路 方法 电子设备 存储 介质 | ||
本公开提供一种生成电路的方法、电子设备及存储介质。该方法包括:接收逻辑系统设计的描述;在所述逻辑系统设计的描述中识别包括数组的电路描述,其中,所述数组的索引是包括第一变量的表达式;基于所述第一变量确定所述索引的第一数量的索引值;根据所述第一数量的索引值生成与所述电路描述对应的目标电路。
技术领域
本公开涉及电路领域,尤其涉及一种生成电路的方法、电子设备及存储 介质。
背景技术
在对芯片设计进行综合时,设计人员需要通过硬件描述语言综合器(synthesizer)将硬件描述语言(Hardware Description Language,HDL)描述 的设计转换为数字电路设计。
由于对电路设计的优化不足,硬件描述语言综合器直接综合出来的电路 可能会出现面积过大、元器件过多等问题,从而导致资源的浪费以及芯片制 造成本的上升。
发明内容
有鉴于此,本公开提出了一种生成电路的方法、电子设备及存储介质。
本公开第一方面,提供了一种生成电路的方法,包括:接收逻辑系统设 计的描述;在所述逻辑系统设计的描述中识别包括数组的电路描述,其中, 所述数组的索引是包括第一变量的表达式;基于所述第一变量确定所述索引 的第一数量的索引值;根据所述第一数量的索引值生成与所述电路描述对应 的目标电路。
本公开第二方面,提供了一种生成电路的电子设备,包括:存储器,用 于存储一组指令;以及至少一个处理器,配置为执行该组指令以使得所述电 子设备执行如第一方面所述的方法。
本公开第三方面,提供了一种非暂态计算机可读存储介质,所述非暂态 计算机可读存储介质存储电子设备的一组指令,该组指令用于使所述电子设 备执行如第一方面所述的方法。
本公开提供的一种生成电路的方法、电子设备及存储介质,在硬件描述 语言综合器综合电路之前,仿真工具通过使用编译器计算数组的索引的索引 值,从逻辑系统设计的电路描述的数组中找到对应的元素。仿真工具利用找 到的数组中的元素生成电路,使得生成的电路的面积显著减小,并且生成的 电路中的元器件的数量也显著减少,进而降低芯片的制造成本。
附图说明
为了更清楚地说明本公开或现有技术中的技术方案,下面将对实施例或 现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中 的附图仅仅是本公开,对于本领域普通技术人员来讲,在不付出创造性劳动 的前提下,还可以根据这些附图获得其他的附图。
图1示出了根据本公开实施例的示例性电子设备的结构示意图。
图2示出了根据本公开实施例的示例性仿真工具的示意图。
图3A示出了示例性硬件描述语言综合器的示意图。
图3B示出了根据本公开实施例的示例性原始电路的示意图。
图3C示出了根据本公开实施例的示例性原始电路中数据选择器的示意 图。
图3D示出了根据本公开实施例的部分示例性目标电路的示意图。
图4示出了根据本公开另一实施例的部分示例性目标电路的示意图。
图5A示出了根据本公开实施例的示例性生成电路的方法的流程图。
图5B示出了根据本公开实施例的示例性识别电路描述的方法的流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白,以下结合具体实施 例,并参照附图,对本公开进一步详细说明。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于芯华章科技股份有限公司,未经芯华章科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210425352.6/2.html,转载请声明来源钻瓜专利网。