[发明专利]一种2.5D封装结构的制备方法

说明书

本发明提供一种2.5D封装结构的制备方法，将去除底部金属层的工艺放置在最后，以使底部金属层能够隔离去除第二支撑衬底时激光照射对封装结构特别是芯片的影响，从而保护2.5D封装结构保护所述芯片，提高2.5D封装芯片可靠性测试的成功率及成品率；底部金属层易于形成和去除，不会增加封装成本，工艺简单有效；半导体衬底的第二表面经过化学机械研磨，提高了半导体衬底的平整度，既能提高后续封装中多个界面的结合强度，也可降低底部金属层与TSV导电柱的接触电阻；TSV导电柱、连接焊盘及金属凸块位于同一垂线上，可有效地减小电阻减小信号的延时。

技术领域

本发明涉及半导体领域，特别是涉及一种2.5D封装结构的制备方法。

背景技术

随着CPU、GPU、FPGA等高性能计算(HPC)芯片性能要求的不断提高，传统的倒装封装(FC)、堆叠封装(POP)等封装技术已不能满足需求，对2.5D/3D封装技术的需求逐渐增加。目前，众所周知的2.5D封装技术有台积电的CoWoS，它可以将多个芯片封装在一起，达到了封装体积小、功耗低、引脚少的效果。

在2.5D封装过程中，工艺的改变会导致单个或多个芯片失效，进而导致整个封装结构的可靠性测试结果失效。因此，我们需要不断优化和改进流程，本发明提供了一种2.5D封装结构的制备方法，以提高成品率。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种2.5D封装结构的制备方法，用于解决现有技术中芯片容易出现可靠性测试失效从而影响成品率的问题。

为实现上述目的及其他相关目的，本发明提供一种2.5D封装结构的制备方法，所述2.5D封装结构的制备方法包括如下步骤：

S1、提供一半导体衬底，所述半导体衬底包括相对设置的第一表面与第二表面，于所述半导体衬底中形成TSV导电柱，所述TSV导电柱包括显露于所述半导体衬底的所述第一表面的TSV导电柱第一端及位于所述半导体衬底中的TSV导电柱第二端；

S2、于所述半导体衬底的所述第一表面上形成第一介质层，刻蚀所述第一介质层以显露所述TSV导电柱第一端；

S3、于所述第一介质层上形成与所述TSV导电柱第一端电连接的连接焊盘；

S4、提供第一支撑衬底，并将所述连接焊盘朝下键合到所述第一支撑衬底上，减薄所述半导体衬底以显露所述TSV导电柱第二端；

S5、于所述半导体衬底的所述第二表面上形成第二介质层，刻蚀所述第二介质层以显露所述TSV导电柱第二端；

S6、于所述第二介质层上形成底部金属层，所述底部金属层完全覆盖所述第二介质层，且与所述TSV导电柱第二端电接触；

S7、于所述底部金属层上形成图形化的掩膜层，并形成与所述底部金属层电连接的金属凸块阵列，去除所述掩膜层；

S8、提供第二支撑衬底，并将所述金属凸块阵列朝下结合激光分离层键合到所述第二支撑衬底上；

S9、去除所述第一支撑衬底，显露所述连接焊盘；

S10、提供芯片，并将所述芯片倒装至所述连接焊盘上，以与所述连接焊盘电连接，且所述芯片在所述底部金属层上的投影完全位于所述底部金属层内；

S11、在所述第一介质层上形成塑封材料层，所述塑封材料层包覆所述芯片与所述第一介质层；

S12、去除所述第二支撑衬底以显露所述金属凸块阵列，去除显露的所述底部金属层。

优选地，形成的所述TSV导电柱、所述连接焊盘及金属凸块位于同一垂线上。

优选地，所述激光分离层包括LTHC层，以基于激光对所述LTHC层进行加热剥离所述第二支撑衬底。