[发明专利]一种硅基芯片的多层基板堆叠的封装体及堆叠封装方法

说明书

本发明公开了一种硅基芯片的多层基板堆叠的封装体及堆叠封装方法，属于微组装技术领域，解决了现有技术中的芯片散热效果差、连接可靠性差、使用面积大等问题。该封装体中，中间基板上开设通孔，硅基芯片置于通孔中；硅基芯片正面通过金凸点与底层基板键合形成电气连接，硅基芯片背面与顶层基板之间在封装过程中形成金硅共晶层。该方法包括如下步骤：将硅基芯片背面与顶层基板进行金硅共晶；在硅基芯片正面制作金凸点；将硅基芯片置于通孔中，中间基板的正面与顶层基板连接形成电气通路；底层基板与具有金凸点的硅基芯片部分键合，中间基板背面与底层基板连接；灌封。该封装体及封装方法可用于硅基芯片的封装。

技术领域

本发明属于微组装技术领域，尤其涉及一种硅基芯片的多层基板堆叠的封装体及堆叠封装方法。

背景技术

随着军事电子产品小型化、高密度化、高集成度化的发展趋势，内部组件要求在越来越小的体积内承受越来越多的性能指标，例如电流承载能力、功率输出能力、散热能力等，在组件小型化进程中，叠层封装在电子组件中越来越受到重视，尤其是针对大功率、高承载电流一类的硅基芯片，芯片背面为硅基，无散热通道，目前只能采用直接粘接的方式进行芯片的组装，因此可以通过叠层封装的方式来解决封装过程中遇到的可靠性、散热等一系列问题。

现有技术中，对于大功率硅基芯片的封装，具有以下不足：

一方面，芯片散热技术主要采用合金共晶或粘接的方式实现，其中采用合金共晶的方式要求芯片底层镀金，采用粘接的方式散热效果较差。

另一方面，芯片表面采用金丝楔形键合的方式进行电气连接，但是在输出电流大时，容易造成金丝熔断，且芯片表面需要键合数根金丝与外部电路相连，会增加整个芯片的使用面积。

再一方面，在芯片与基板之间的连接一般采用焊接的方式，在进行堆叠的操作过程中，需要考虑到散热、输出功率、电路匹配等问题，芯片封装完成后，还需要考虑整个封装体在组件及模块中的组装方式，尤其在大功率芯片在进行封装时均不容易实现。

发明内容

鉴于上述的分析，本发明旨在提供一种硅基芯片的多层基板堆叠的封装体及堆叠封装方法，解决了现有技术中的芯片散热效果差、连接可靠性差、使用面积大等问题。

本发明的目的主要是通过以下技术方案实现的：

本发明提供了一种硅基芯片的多层基板堆叠的封装体，包括依次层叠连接的顶层基板、中间基板和底层基板；中间基板上开设通孔，硅基芯片置于通孔中；硅基芯片正面的芯片栅极、芯片漏极和芯片源极上设有金凸点，硅基芯片正面通过金凸点与底层基板键合形成电气连接，硅基芯片背面与顶层基板之间在封装过程中形成金硅共晶层。

进一步地，硅基芯片包括硅层以及设于硅层同一表面的芯片栅极、芯片漏极和芯片源极，金凸点设于芯片栅极、芯片漏极和芯片源极上。

进一步地，顶层基板包括顶层板体以及设于顶层板体正面的正面镀金层，正面镀金层与硅基芯片的背面之间在封装过程中形成金硅共晶层。

进一步地，底层基板包括底层板体、底层焊接层、底层栅极键合区、底层漏极键合区、底层源极键合区、底层栅极、底层漏极和底层源极；底层栅极键合区、底层漏极键合区、底层源极键合区设于底层板体的正面，底层栅极、底层漏极和底层源极设于底层板体的背面；底层栅极键合区与底层栅极连通，底层漏极键合区与底层漏极连接，底层源极键合区与底层源极连接；底层栅极键合区与芯片栅极上的金凸点键合，底层漏极键合区与芯片漏极上的金凸点键合，底层源极键合区与底层源极上的金凸点键合。

进一步地，中间基板包括中间板体、设于中间板体正面的正面焊接层以及设于中间板体背面的背面焊接层，正面焊接层与顶层基板的顶层焊接层位置相对应且电气连接，背面焊接层与底层基板的底层焊接层位置相对应且电气连接。

进一步地，金凸点和硅基芯片的总厚度大于中间基板的厚度。