[发明专利]控制电路及显示装置

权利要求书

1.一种控制电路，其特征在于，所述控制电路包括至少一个缓冲运算电路和缓冲延时电路；所述缓冲延时电路分别与所述至少一个缓冲运算电路相连，

所述缓冲延时电路用于依次输出至少两个控制电压；所述缓冲运算电路用于根据所述至少两个控制电压对应输出至少两个依次增大的驱动电流。

2.根据权利要求1所述的控制电路，其特征在于，所述缓冲运算电路包括电源模块、第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管以及第七开关管；

所述第一开关管第一端、所述第二开关管第一端、所述第二开关管第三端相连；所述第一开关管第二端、所述第二开关管第二端、所述电源模块相连；所述第一开关管第三端、所述第三开关管第二端、所述第四开关管第一端相连；

所述第三开关管第一端与外部驱动芯片相连，所述第三开关管第三端与所述第四开关管第三端相连，且分别与所述第五开关管第二端、所述第六开关管第二端、所述第七开关管第二端相连；

所述第五开关管第一端、所述第六开关管第一端、所述第七开关管第一端分别与所述缓冲延时电路相连，所述第五开关管第三端、所述第六开关管第三端与所述第七开关管第三端相连且接地。

3.根据权利要求2所述的控制电路，其特征在于，所述缓冲延时电路包括电压获取模块、第一延迟单元和第二延迟单元；所述第五开关管第一端、所述第六开关管第一端、所述第七开关管第一端分别与所述缓冲延时电路相连，包括：

所述第五开关管第一端与所述电压获取模块相连，所述第六开关管第一端与所述第一延迟单元相连，所述第七开关管第一端与所述第二延迟单元相连；

当所述电压获取模块输出所述控制电压时，所述第五开关管导通，所述缓冲运算电路输出第一驱动电流；

当所述第一延迟单元和所述电压获取模块分别输出所述控制电压时，所述第五开关管以及所述第六开关管导通，所述缓冲运算电路输出第二驱动电流；

当所述第二延迟单元、所述第一延迟单元和所述电压获取模块分别输出所述控制电压时，所述第五开关管、所述第六开关管以及所述第七开关管导通，所述缓冲运算电路输出第三驱动电流；

所述第一驱动电流、所述第二驱动电流以及所述第三驱动电流依次增大。

4.根据权利要求3所述的控制电路，其特征在于，所述第一开关管与所述第二开关管为P型MOS管，所述第三开关管、所述第四开关管、所述第五开关管、所述第六开关管以及所述第七开关管为N型MOS管；

所述第一端为栅极，所述第二端为漏极，所述第三端为源极。

5.根据权利要求3或4所述的控制电路，其特征在于，所述第一延迟单元包括第一电阻、第一稳压二极管和第一电容，所述第一电阻第一端与所述电压获取模块连接，第二端与所述第一稳压二极管第一端连接，所述第一电容的一端与所述第一稳压二极管第一端、所述第一电阻的第二端相连，另一端接地；所述第一稳压二极管第二端与所述第六开关管第一端相连。

6.根据权利要求3或4所述的控制电路，其特征在于，所述第二延迟单元包括第二电阻、第二稳压二极管和第二电容，所述第二电阻的第一端与所述电压获取模块连接，第二端与所述第二稳压二极管第一端连接，所述第二电容的一端与所述第二稳压二极管第一端、所述第二电阻的第二端相连，另一端接地；所述第二稳压二极管第二端与所述第七开关管第一端相连。

7.一种显示装置，所述显示装置包括至少一个像素单元和驱动芯片，其特征在于，所述显示装置还包括如权利要求1-6中任一项所述的控制电路；

所述控制电路中的至少一个缓冲运算电路和所述至少一个像素单元一一对应，每个所述缓冲运算电路串联在对应的所述像素单元和所述驱动芯片之间。

8.根据权利要求7所述的装置，其特征在于，所述像素单元包括多个不同颜色的子像素单元。