[发明专利]一种带隙基准电路及芯片

说明书

本发明提供一种带隙基准电路及芯片，该带隙基准电路包括带隙核心电路、启动电路、偏置电流产生电路、运放偏置电路，运放偏置电流包括反馈管、上偏置电流源、电流镜负载、运放NMOS输入管，偏置电流产生电路连接上偏置电流源，上偏置电流源连接电流镜负载，电流镜负载连接运放NMOS输入管，电流镜负载连接反馈管运放NMOS输入管连接带隙核心电路，反馈管连接启动电路，启动电路连接带隙核心电路，反馈管连接电源端以及带隙核心电路。本发明的还提供了包括上述带隙基准电路的芯片。本发明的隙基准电路在工作温度范围内保持合适的共模输入范围而可靠工作，具有工作电压低、低噪声、高可靠性等优点。

技术领域

本发明涉及集成电路领域，具体是涉及一种带隙基准电路及芯片。

背景技术

带隙基准电路(BGR)在集成电路中扮演极为重要的应用。参照图1，BGR给整个系统提高主要的参考电压以及偏置电流，是绝大部分模拟模块工作的基础。在系统上电时序中，BGR往往也是跟随上电复位电路(POR)最先开始工作的。此外，由于较低的工作电压有助于降低芯片整体的功耗，使得目前集成电路要求越来越低的供电电压以降低功耗，而BGR作为提供主要参考电压的电路，其性能以及工作可靠性在系统设计考虑中往往处于优先的位置。

传统带隙基准电路为了提高设计精度，通常采用运放进行钳位，而为了进一步提高带隙的电源抑制比则很多时候采用自偏置方式。由于传统带隙基准电路中的运放采用尾电流偏置以获得稳定的直流工作点，而BGR钳位的PNP电压通常只有0.6V左右，而且温度越高压降越小，这样不同PVT(process voltage temperature，即工艺、电压、温度)下就限制了运放输入管通常只能采用PMOS管输入,PMOS管输入决定了第一级运放的输出共模电压不会太高，并且PMOS管输入的第一级负载通常是NMOS管组成的电流镜，其输出要反馈到带隙核心部分，通常需要加入两级运放才能形成适当的直流工作点并形成良好的电流匹配，在运放增益以及补偿方面存在缺点。

另一种常见的设计参见图2，在PNP型三极管P1以及P2的上方分别串联电阻R2以提高运放的输入共模电压才能使用NMOS管MN0与MN1输入，因为共模输入需要保证尾电流以及NMOS管输入都处于饱和状态，但这样的缺点是引入了更多的电阻匹配要求且引入了额外的失调电压。

自偏置方式的另一个缺点是，给带隙引入了另外一个简并点，即零电流点。一旦运放电流为零，运放不能正常工作，而基于运放结构的带隙往往不能自行摆脱该简并点，必须借助启动电路同时给运放跟带隙都注入电流，才能达到正常工作的工作点，这对启动电路的可靠性设计也提出了一定的要求。

发明内容

本发明的第一目的是提供一种工作电压低、低噪声、可靠性高的带隙基准电路。

本发明的第二目的是提供一种芯片。

为了实现上述的第一目的，本发明提供的一种带隙基准电路，包括带隙核心电路与启动电路，其中，还包括：偏置电流产生电路与运放偏置电路，运放偏置电路包括反馈管、上偏置电流源、电流镜负载、运放NMOS输入管；偏置电流产生电路连接上偏置电流源，上偏置电流源连接电流镜负载，电流镜负载连接运放NMOS输入管，电流镜负载连接反馈管，运放NMOS输入管连接带隙核心电路，所运反馈管连接启动电路，启动电路连接带隙核心电路；反馈管连接电源端以及带隙核心电路；偏置电流产生电路用于产生并输出偏置电流至上偏置电流源；运放偏置电路中，反馈管用于控制电源端与带隙核心电路的连接，上偏置电流源用于输出上偏置电流值至电流镜负载，运放NMOS输入管用于钳制带隙核心电路的第一电压与第二电压，电流镜负载用于输出反馈信号至反馈管从而控制第一电压与第二电压相等；启动电路用于输出启动信号至反馈管启动带隙核心电路，在带隙核心电路启动后停止输出启动信号；带隙核心电路用于产生正温度系数电压以及负温度系数电压，并叠加正温度系数电压以及负温度系数电压后输出基准电压。