[发明专利]一种耐高压防护器件以及制作方法

说明书

本申请适用于半导体器件技术领域，提供了耐高压防护器件，包括衬底、掩埋层以及外延层，衬底、掩埋层以及外延层依次层叠设置；基于外延层，由外延层边缘任一点指向中心点方向依次设置有第一阱以及高压阱；并在第一阱上设置有第一有源区；高压阱具有三个封闭的环形空置区域，在三个环形空置区域分别设置有第二阱、第三阱以及第四阱；并在第二阱、第三阱以及第四阱上均设置第二有源区、第三有源区以及第四有源区；在高压阱上设置有第五阱，在第五阱设置有第五有源区定，从而解决了现有技术中SCR器件无法应用于超高耐压场合的技术问题。

技术领域

本申请属于半导体器件技术领域，尤其涉及一种耐高压防护器件以及制作方法。

背景技术

随着半导体工艺尺寸的缩小，器件工作电压与击穿电压的差距越来越小，集成电路的静电泄放(Electro-Static discharge，ESD)问题越来越显著。通常情况下芯片端口的工作电压在0V到电源电压之间，从而普通器件端口的ESD结构也只需要保证端口电压在0V和电源电压之间时ESD器件没有漏电流。

现有高触发耐正压的SCR器件在ESD事件发生时，触发SCR结构需要端口PAD与地之间电压超过PN结的反向击穿电压，此结构只适用于PAD正常工作电压高于地电压的情况下。

然而，在实际应用中，一些芯片中会出现端口电压远高于电源电压或者低于地电位的负压的情况，这种情况下会使得SCR器件寄生PN结导通，造成端口大的漏电流，使得端口信号不完整，影响整个芯片的实际使用。而且可控硅(Silicon Controlled Rectifier，SCR)器件的导通是通过反向击穿N阱、P阱的PN结来触发的，因此不能应用于超高耐压场合，并且部分应用场合有漏电流小等特殊要求。

发明内容

本申请实施例提供了耐高压防护器件以及制作方法，可以解决现有技术中SCR器件无法应用于超高耐压场合的技术问题。

第一方面，本申请实施例提供了一种耐高压防护器件，包括：

衬底；

掩埋层；

外延层，所述衬底、所述掩埋层以及所述外延层依次层叠设置；

基于所述外延层，由外延层边缘任一点指向中心点方向依次设置有第一阱以及高压阱；并在所述第一阱上设置有第一有源区；

所述高压阱具有三个封闭的环形空置区域，在三个所述环形空置区域分别设置有第二阱、第三阱以及第四阱；并在所述第二阱、所述第三阱以及所述第四阱上均设置第二有源区、第三有源区以及第四有源区；

在所述高压阱上设置有第五阱，在所述第五阱设置有第五有源区；

所述衬底、所述外延层、所述第一阱、所述第二阱、所述第三阱、所述第四阱、第一有源区以及所述第三有源区的掺杂类型为第一类型；

所述掩埋层、所述第五阱、所述第二有源区、所述第四有源区以及所述第五有源区的掺杂类型为第二类型；所述第一类型与所述第二类型不同。

在第一方面的一种可能的实现方式中，所述第一阱、所述第二阱、所述第三阱、所述第四阱、所述第五阱均为闭合环形。

在第一方面的一种可能的实现方式中，所述高压阱的掺杂浓度分别小于所述第一阱的掺杂浓度、所述第二阱的掺杂浓度、所述第三阱的掺杂浓度、所述第四阱的掺杂浓度以及所述第五阱的掺杂浓度。

在第一方面的一种可能的实现方式中，所述第五有源区悬空；所述第一有源区、所述第二阱的第二有源区、第三有源区以及第四有源区，所述第四阱的第二有源区、第三有源区以及第四有源区构成所述耐高压防护器件的第一端；所述第三阱的第二有源区、第三有源区以及第四有源区构成所述耐高压防护器件的第二端；所述耐高压防护器件的第一端以及所述耐高压防护器件的第二端中的任意一端为阳极，剩余一端为阴极。