[发明专利]一种存储模块管控方法、装置、设备及存储介质

说明书

本申请公开了一种存储模块管控方法、装置、设备及存储介质，涉及计算机技术领域，包括：向双列直插式存储模块发送配置信息获取指令，以便双列直插式存储模块在接收到配置信息获取指令之后，从寄存器中读取目标配置信息；接收双列直插式存储模块发送的目标配置信息，并对目标配置信息进行相应的校验操作，以得到校验结果；基于校验结果向电源切换芯片发送对应的信号控制指令，以便电源切换芯片基于信号控制指令向双列直插式存储模块提供对应的电压。本申请利用双列直插式存储模块的配置信息进行校验，并根据校验结果向电源切换芯片发送对应的信号控制指令，从而通过控制对双列直插式存储模块提供的电压来控制当前状态，提高了数据的安全性。

技术领域

本发明涉及计算机技术领域，特别涉及一种存储模块管控方法、装置、设备及存储介质。

背景技术

根据冯·诺依曼结构，计算机中有存储器，因此至今为止内存和硬盘在电脑中仍旧占有非常重要的地位。与大容量的硬盘不同，内存在存取速度上有着非常惊人的表现，但是断电后又不能保存存入的信息，因此在电脑硬件长期的发展过程中，内存一直扮演着中转站的角色。和其他硬件一样，内存遵循着摩根定律，从最远古的SIMM(single in-linememory module，单列直插式内存模块)到DDR(Double Data Rate SDRAM，双倍速率SDRAM)的出现，再以DDR为基础进行迭代，内存标准以及规格发生了很大变化。随着信息技术的飞速发展，内存技术现已发展至DDR5(一种计算机内存规格)时代。DDR5第一子代内存接口芯片RCD(Residual Current Device，剩余电流装置，寄存时钟驱动器)/DB(数据缓冲器)，支持的最高速率达4800Mbps(Million bits per second，兆比特每秒)，是DDR4(一种内存规格)最高速率的1.5倍；接口电压低至1.1V，能耗更低；采用创新的信号校准协议及均衡技术，大幅提高了内存信号完整性。

与DDR4内存模组相比，DDR5内存模组在架构上进行了革新，除配置内存颗粒和内存接口芯片之外，还需要搭配其它专用配套芯片。DDR5生产商首次推出了DDR5 PMIC(PowerManagement IC，电源管理集成电路)、TS(Transparent structure，透明衬底芯片)及SPDHub(surge protective device Hub，串行检测集线器)这三款配套芯片，可为DDR5内存模组提供多通道电源及管理、多点温度检测、I3C(Improved Inter Integrated Circuit，升级版系统管理总线)串行总线及路由等辅助功能。这些配套芯片与内存接口芯片一起，共同助力DDR5内存模组在速度、容量、节能及可靠性等方面实现全面提升，满足新一代服务器、台式机及便携式电脑对内存系统的更高要求。

新兴的I3C传输协议具有多重要点：I3C总线可以支持multi-master(多主设备)；I3C总线与传统的I2C设备兼容；支持软中断；比I2C总线的功耗更低；速度更快，可以支持到12.5MHZ。因此I3C技术应用于DDR5是一个必然的趋势。

MCTP(Management Component Transport Protocol，管理组件传输协议)是独立于各种媒介的计算机内部智能设备间相互通信的、建立在物理层基础之上的“数据链路层”协议，便于平台管理开发者快速、经济的开发和部署CIM(Common Information Model，通用信息模型)可接入的平台管理子系统。MCTP定义了独立于物理媒介的传输层协议，链路层在系列MCTP绑定协议中定义，支持的物理媒介类型包括：PCIe(peripheral componentinterconnect express，一种高速串行计算机扩展总线标准)、SMBus(System ManagementBus，系统管理总线)、USB(Universal Serial Bus，通用串行总线)、BT(Block Transfer，成组传送)、I3C等。