[发明专利]一种片上堆叠式差分电感

说明书

本发明公开了一种片上堆叠式差分电感，采用多层金属进行电感堆叠设计：金属层由上往下依次分别为第一层金属，第二层金属，第三层金属，第四层金属，所述第二层金属与第三层金属为电感线圈主体部分，所述第二层金属与第三层金属各有两个端口，所述第一层金属与第四层金属通过层间通孔，作为金属跳线连接电感线圈主体，电感共有四个端口，差分信号由第二层或第三层金属的差分端口输入，再通过另一对差分端口输出。本发明延长了电感的信号路径，并充分利用了对称的上下层金属之间的互感，可以在不增加芯片面积的基础上，使得电感的感值，以及电感的品质因数Q值得到提升。

技术领域

本发明涉及微电子技术，特别是一种片上堆叠式差分电感。

背景技术

近年来，CMOS/BiCMOS工艺快速发展，其工艺以高集成度、低成本、低功耗等优势，成为电子产品芯片设计的首选，帮助电子设备实现小型化、高性能、低成本。而随着CMOS/BiCMOS工艺的快速发展，其工艺适用范围已涵盖微波毫米波波段。而高性能的片上无源器件，尤其是片上无源电感的设计，逐渐成为限制电路性能的关键因素，因而发展成为现今的研究热点。

片上电感作为集成电路中一种重要的无源器件，被广泛应用与射频集成电路中。对于传统无线产品，电感元件对射频系统射频性能影响极大。电感元件作为射频电路的核心部件，被广泛应用于低噪声放大器，功率放大器，压控振荡器中；对整个电路的整体性能均有影响。

传统的电感设计，通常采用单层金属设计，在硅基衬底上形成金属螺旋电感。螺旋电感虽然简单，但是占用较大的芯片面积。因此，需要设计一种可以在相同面积下有效提高电感的感值，并提高电感品质因数的差分电感。

发明内容

针对现有技术中存在的问题，本发明提供了一种延长了电感的信号路径，并充分利用了对称的上下层金属之间的互感，可以在不增加芯片面积的基础上，使得电感的感值，以及电感的品质因数Q值得到提升的片上堆叠式差分电感。

本发明的目的通过以下技术方案实现。

一种片上堆叠式差分电感，采用多层金属进行电感堆叠设计：金属层由上往下依次分别为第一层金属，第二层金属，第三层金属，第四层金属，所述第二层金属与第三层金属为电感线圈主体部分，所述第二层金属与第三层金属各有两个端口，所述第一层金属与第四层金属通过层间通孔，作为金属跳线连接电感线圈主体，电感共有四个端口，差分信号由第二层或第三层金属的差分端口输入，再通过另一对差分端口输出。

差分信号以螺旋方式在由第二层金属构成的金属线圈中前进，最终到达线圈二三层之间的过孔处，信号通过过孔到达第三层金属，通过第三层金属构成的电感线圈，信号同样以螺旋方式前进，最终到达差分端口二。第一层和第四层金属分别作为第二层和三层金属构成的电感线圈的金属跳线

上下层金属线圈对称，上下层金属线圈的线宽相等，线圈金属线间距相等。

金属线圈的图形结构为矩形、八角形、圆形或正方形。

堆叠结构为两层电感线圈或多层电感线圈进行堆叠。

相比于现有技术，本发明的优点在于：本发明通过采用上述堆叠式差分电感结构，和传统片上电感相比，延长了电感的信号路径，并充分利用了对称的上下层金属之间的互感，因此在同样的面积条件下，有效的提高了电感的感值，并改善了电感的品质因数。

附图说明

图1为本发明金属层次图。

图2为电感平面图。

图3为第一层金属与第二层金属平面图。

图4为第三层金属与第四层金属平面图。

图5为本发明立体结构图。

具体实施方式

下面结合说明书附图和具体的实施例，对本发明作详细描述。