[发明专利]芯片验证方法及平台

说明书

本公开涉及芯片验证技术领域，具体提供了一种芯片验证方法及平台。一种芯片验证平台，包括：激励数据组件，被配置为基于待测用例生成激励数据，并将所述激励数据发送至待验证组件；计数控制组件，被配置为在验证过程中，实时检测所述待验证组件输出的每个结果数据的目标信号并计数，并且响应于所述目标信号的数量满足预设条件，确定所述待测用例验证结束；所述目标信号表示所述结果数据的时序相关信号。本公开实施方式，提高芯片验证效率。

技术领域

本公开涉及芯片验证技术领域，具体涉及一种芯片验证方法及平台。

背景技术

芯片验证是数字IC(integrated circuit，集成电路)设计过程中的关键步骤，通常可利用各类验证平台实现，例如UVM(Universal Verification Methodology，通用验证方法)验证平台。相关技术中，在利用验证平台进行芯片验证时，验证时间较长，导致芯片研发周期拉长。

发明内容

为提高芯片验证效率，本公开实施方式提供了一种芯片验证方法及平台、电子设备、存储介质。

第一方面，本公开实施方式提供了一种芯片验证平台，包括：

激励数据组件，被配置为基于待测用例生成激励数据，并将所述激励数据发送至待验证组件；

计数控制组件，被配置为在验证过程中，实时检测所述待验证组件输出的每个结果数据的目标信号并计数，并且响应于所述目标信号的数量满足预设条件，确定所述待测用例验证结束；所述目标信号表示所述结果数据的时序相关信号。

在一些实施方式中，所述计数控制组件被配置为：

预先基于所述待测用例确定所述结果数据的预期数量；

响应于所述目标信号的数量达到所述预期数量，确定所述目标信号的数量满足预设条件。

在一些实施方式中，所述的芯片验证平台，还包括：

参考模型组件，被配置为接收所述激励数据，并输出对应的预期结果数据；

对比组件，被配置于验证环境中，用于在所述验证过程中，实时将所述待验证组件输出的每个所述结果数据与所述预期结果数据进行对比，得到所述结果数据对应的对比结果；响应于所述结果数据的对比结果错误，停止所述验证过程。

在一些实施方式中，所述结果数据包括数据信号和时序信号；所述对比组件被配置为：

对于每个所述结果数据，将所述数据信号与预期结果数据的预期数据信号进行对比，得到第一结果；

将所述时序信号与预期结果数据的预期时序信号进行对比，得到第二结果；

根据所述第一结果和所述第二结果确定所述结果数据对应的所述对比结果。

在一些实施方式中，所述激励数据组件包括：

数据生成组件，被配置于验证环境之外，用于基于所述待测用例生成所述激励数据；

激励组件，被配置于验证环境中，用于接收所述激励数据，并将所述激励数据发送至所述待验证组件；

其中，所述数据生成组件被配置为将所述激励数据发送至所述参考模型组件，所述参考模型组件被配置于验证环境之外。

在一些实施方式中，所述对比组件被配置为输出代理组件。

在一些实施方式中，所述的芯片验证平台，还包括：

配置代理组件，被配置于验证环境中，用于根据所述激励数据生成并向所述待验证组件发送配置信息；

覆盖检测组件，被配置于验证环境中，用于检测所述配置信息，并根据所述配置信息确定所述待测用例的功能覆盖率信息。