[发明专利]一种干扰抑制电路及其设备

权利要求书

1.一种干扰抑制电路，其特征在于，包括：

控制单元，用于产生控制信号；

干扰抑制单元，所述干扰抑制单元的输入端与控制单元电连接，用于降低所述控制信号的低电平电压幅值；

第一隔离单元，所述第一隔离单元包括第一输入端和第一输出端；所述第一输入端的信号输入端与所述干扰抑制单元的输出端电连接；

半导体开关器件，所述半导体开关器件的输入端与所述第一输出端的信号输出端电连接，用于根据所述控制单元发出的控制信号做出开关动作。

2.根据权利要求1所述的一种干扰抑制电路，其特征在于，所述干扰抑制单元包括：电容C1、电容C2和二极管VD1；

所述电容C1的第一端与控制单元电连接，电容C1的第二端与第一输入端的信号输入端电连接；二极管VD1的正极与电容C1的第二端连接，二极管VD1的负极与电容C2的第一端连接；电容C2的第二端接地。

3.根据权利要求2所述的一种干扰抑制电路，其特征在于，所述干扰抑制电路还包括：电压源V1，电压源V2和电压源V3；

所述电容C2的第二端与所述电压源V1的负极连接；所述电压源V1的正极、负极分别与第一输入端的供电正极、供电负极连接；所述第一输出端设置有电压源V2和电压源V3；所述电压源V2的正极与第一输出端的供电正极连接，所述电压源V2的负极与电压源V3的正极共地；所述电压源V3的负极与第一输出端的供电负极连接。

4.根据权利要求1所述的一种干扰抑制电路，其特征在于，所述干扰抑制电路还包括：第二隔离单元，所述第二隔离单元用于降低半导体开关器件对控制单元的干扰；

所述第二隔离单元包括：第二输入端和第二输出端；

所述第二输入端的信号输入端与控制单元电连接，所述第二输出端的信号输出端与干扰抑制单元的输入端电连接。

5.根据权利要求4所述的一种干扰抑制电路，其特征在于，所述第二隔离单元与所述第一隔离单元之间还设置有电阻R1和电压源V1；

所述电阻R1的第一端与所述干扰抑制单元电连接，所述电阻R1的第二端与所述第一输入端的信号输入端电连接；所述电压源V1的正极分别与第一输入端的供电正极以及第二输出端的供电正极连接；所述电压源V1的负极分别与第一输入端的供电负极以及第二输出端的供电负极连接。

6.根据权利要求5所述的一种干扰抑制电路，其特征在于，所述干扰抑制单元包括：电容C1、电容C2和二极管VD1；

所述电容C1的第一端与第二输出端的信号输出端连接，电容C1的第二端与电阻R1的第一端连接；二极管VD1的正极与电容C1的第二端连接，二极管VD1的负极与电容C2的第一端连接；电容C2的第二端与电压源V1的负极连接，并接地。

7.根据权利要求6所述的一种干扰抑制电路，其特征在于，所述干扰抑制电路还包括：电压源V2、电压源V3和电压源V4；

所述电压源V4的正极与第二输入端的供电正极连接，所述电压源V4的负极与第二输入端的供电负极连接，并接地；所述电压源V2的正极与第一输出端的供电正极连接，所述电压源V2的负极与电压源V3的正极共地；所述电压源V3的负极与第一输出端的供电负极连接。

8.根据权利要求7所述的一种干扰抑制电路，其特征在于，输入所述第一隔离单元的输入信号的高电平电压为：

输出所述第一隔离单元输入信号的低电平电压为：

式中V_D为第二隔离单元输出的低电平；V_C2为第二隔离单元输出的高电平电压值；C₁为电容C1的电容值；C₂为电容C2的电容值。

9.根据权利要求2所述的一种干扰抑制电路，其特征在于，所述第一隔离单元或第二隔离单元为专业隔离芯片或由光耦/变压器隔离方式的模拟电路组成。

10.一种设备，其特征在于，包括权利要求1-9中任一项所述的一种干扰抑制电路。