[发明专利]一种判决反馈方法及判决反馈均衡器

说明书

本发明公开了一种判决反馈方法及判决反馈均衡器，该方法包括步骤：获取N级电平脉冲幅度调制的电压输入信号并转换为对应的电流输入信号，其中，N大于等于2；将所述电压输入信号进行判决得到N‑1对成对信号，其中，每对成对信号中包括极性相反的两路电压信号；当N为偶数时，从N‑2对成对信号中各获取其中一个极性的电压信号以及从剩余一对成对信号中获取两路电压信号作为电压反馈信号；当N为奇数时，从N‑1对成对信号中各获取其中一个极性的电压信号作为电压反馈信号；将每两路电压反馈信号输出至同一个反馈支路，并通反馈支路转换为对应的电流反馈信号；根据电流反馈信号对所述电流输入信号进行补偿，以减少电压输入信号的码间干扰。

技术领域

本发明涉及通信电路技术领域，尤其涉及一种判决反馈方法及判决反馈均衡器。

背景技术

高速串行数据在传输时，由于趋肤效应、介电损耗等非理想因素的影响，信号的高频分量严重衰减，导致码元畸变，从而对码元判决产生干扰，即码间干扰(ISI)。数据传输速率越快，ISI的影响越明显。链路需要均衡以克服信道ISI，并允许在接收端以低误码率恢复数据。连续时间线性均衡器(Continuous Time Linear Equalizer，CTLE)虽然可以用来补偿信道的高频损耗，但是在放大高频信号的同时，也会使噪声放大，降低信噪比，并且也无法补偿由于阻抗不连续而引起的信道频率响应的缺口。为了能够更好地消除ISI，需要用判决反馈均衡器(Decision Feedback Equalizer，DFE)进一步的均衡来补偿。

而随着数据传输速率越来越快，判决反馈均衡器的反馈电流支路的寄生参数的影响越来越大。为了满足高速率下判决反馈均衡器的时间约束，需要对现有的判决反馈均衡器进行结构优化，使其具有更小的寄生参数，从而在更高的速率下，与现有的判决反馈均衡器结构相比具有更高的竞争力。

发明内容

本发明所要解决的技术问题是：提供一种判决反馈方法及判决反馈均衡器，以解决如何更好地减小电路寄生参数，以缓解判决反馈均衡器的时钟约束问题。

为了解决上述技术问题，本发明采用的技术方案为：

一种判决反馈方法，包括步骤：

获取N级电平脉冲幅度调制的电压输入信号并转换为对应的电流输入信号，其中，N大于等于2；

将所述电压输入信号进行判决得到N-1对成对信号，其中，每对成对信号中包括极性相反的两路电压信号；

当N为偶数时，从N-2对成对信号中各获取其中一个极性的电压信号以及从剩余一对成对信号中获取两路电压信号作为电压反馈信号；

当N为奇数时，从N-1对成对信号中各获取其中一个极性的电压信号作为电压反馈信号；

将每两路所述电压反馈信号输出至同一个反馈支路，并通所述反馈支路转换为对应的电流反馈信号；

根据所述电流反馈信号对所述电流输入信号进行补偿，以减少所述电压输入信号的码间干扰。

进一步的，当N为偶数时，提供第一反馈支路以及第二反馈支路；

所述第一反馈支路分别接收两路不同成对信号中的电压信号，且所述第一反馈支路的输入电流源的输出电流大小为2I；

所述第二反馈支路接收同一成对信号中的两路电压信号，且所述第二反馈支路的输入电流源的输出电流大小为I。

进一步的，当N为奇数时，提供第三反馈支路，所述第三反馈支路分别接收两路不同成对信号中的电压信号，且所述第三反馈支路的输入电流源的输出电流大小为2I。

进一步的，N等于4时，获得第一成对信号、第二成对信号以及第三成对信号；