[发明专利]一种主从机系统

说明书

本发明公开了一种主从机系统，包括主机、若干个从机、时钟线和数据线，所述主机设有数据发送端、数据接收端和时钟端口，所述从机设有数据输入端、数据输出端和时钟输入端，所述时钟线从主机的时钟端口引出，并行连接至每个从机的时钟输入端；所述数据线从主机的数据发送端引出，连接至从机的数据输入端，再从所述从机的数据输出端连接至下一个从机的数据输入端，依次串行连接至最后一个从机。本系统数据传送速率高；使用信号线数量少，布线简单；不需要管脚配置地址、软件固化地址、发送特殊地址指令分配地址；不依赖高低电平的持续时间，数据包不需要设置校验位，也不用特殊的编码方式，减少MCU资源。

技术领域

本发明涉及通信技术领域，具体涉及一种级联的主从机系统。

背景技术

主从机系统中的数据通信可以采用并行通信总线，也可以采用串行通信总线，采用并行通信总线，传送速度快，但信号线数量多，不利于布线；采用串行通信总线，布线简单，但需要编写从机的地址信息，主机和各个从机通信时，主机发出的数据是串行输出，从机根据不同的地址信息，接受自己地址对应的数据，此时，从机的地址需要软件固化，或者通讯前进行编码，或者采用IO管脚配置，这样就局限了从机在系统中的灵活性，不能随时插拔，更换从机，即接入即分配地址，且串行通信总线过于依赖地址信息，对于即插即用的从机不适用。另外，对于单总线，数据的编码形式复杂，数据1和0依赖于高低电平的长度，主控MCU对数据编码时占用的资源多，从机判断数据复杂，传送速率较低。

发明内容

针对上述不足，本发明提供了一种主从机系统，包括主机和多个从机，采用了一种可用于级联的数据总线，包括时钟线和数据线，时钟线从主机的时钟端口引出，并行连接至每个从机的时钟输入端；数据线从主机的数据发送端引出，连接至从机的数据输入端，再经过从机的数据输出端连接至下一个从机的数据输入端，依次串行连接至最后一个从机，本系统采用上述连接方式，数据传送速率高；使用信号线数量少，布线简单；不需要管脚配置地址、软件固化地址、发送特殊地址指令分配地址；不依赖高低电平的持续时间，数据包不需要设置校验位，也不用特殊的编码方式，减少MCU资源。

为了实现上述目的，本发明采用以下技术方案：

一种主从机系统，包括主机、若干个从机、时钟线和数据线，所述主机设有数据发送端、数据接收端和时钟端口，所述从机设有数据输入端、数据输出端和时钟输入端，所述时钟线从主机的时钟端口引出，并行连接至每个从机的时钟输入端；所述数据线从主机的数据发送端引出，连接至从机的数据输入端，再从所述从机的数据输出端连接至下一个从机的数据输入端，依次串行连接至最后一个从机。本发明提供了一种级联的主从机系统，包括一个主机和多个从机，采用了一种可用于级联的数据总线，包括时钟线和数据线，时钟线从主机的时钟端口引出，从机的时钟端口（时钟输入端）并联在时钟线上，数据线从主机的数据发送端引出，从机的数据端口（包括数据输入端和数据输出端）串联在数据线上，具体的，时钟线从主机的时钟端口引出，并行连接至每个从机的时钟输入端；数据线从主机的数据发送端引出，连接至从机的数据输入端，再从该从机的数据输出端连接至下一个从机的数据输入端，依次串行连接至最后一个从机，最后一个从机的数据输出端可以悬空或连接至主机的数据接收端。本系统采用上述可用于级联的数据总线，不仅保证了数据的快速传送，而且不依赖于高低电平的持续时间，使得传输一串数据成为可能，也使得根据从机在系统中接入的顺序而处理对应的数据成为可能，且使得主机监测经过从机的数据成为可能，即允许主机对传输给从机的数据进行接收、校验。本发明不需要管脚配置地址、软件固化地址、发送特殊地址指令分配地址，地址只根据从机在系统中的位置确定；连接方式简单，传送速率高，可靠性高；主机设有数据接收端，可以监控数据是否正确，进而使得数据包中不需要设置校验位，也不用特殊的编码方式，减少了MCU的资源。

作为优选，所述最后一个从机的数据输出端通过数据线连接至主机的数据接收端。主机设有数据接收端，最后一个从机的数据输出端连接至主机的数据接收端，以监控数据是否正确，即允许主机对传输给从机的数据进行接收、校验，进而使得数据包中不需要设置校验位，也不用特殊的编码方式，减少了MCU的资源。