[发明专利]半导体存储器装置

权利要求书

1.一种半导体存储器装置，所述半导体存储器装置包括：

基底；

第一下布线图案和第一上布线图案，顺序地堆叠在基底上并且彼此间隔开，均在第一方向上延伸；

第二下布线图案和第二上布线图案，顺序地堆叠在基底上并且彼此间隔开，均在第一方向上延伸，第二下布线图案和第二上布线图案在与第一方向相交的第二方向上与第一下布线图案和第一上布线图案间隔开；

第一栅极线，在第二方向上延伸，并且围绕第一下布线图案和第一上布线图案；

第二栅极线，在第二方向上延伸，并且围绕第二下布线图案和第二上布线图案，第二栅极线在第二方向上与第一栅极线间隔开；

第一下源/漏区，具有第一导电类型，位于第一栅极线的一个侧表面上，并且连接到第一下布线图案；

第一上源/漏区，具有与第一导电类型不同的第二导电类型，位于第一栅极线的一个侧表面上，并且连接到第一上布线图案；以及

第一叠置接触件，将第一下源/漏区、第一上源/漏区和第二栅极线彼此电连接，其中，第一叠置接触件与第一栅极线至少部分地竖直叠置，

其中，第一栅极线包括第一栅电极和凹陷覆盖图案，其中，凹陷覆盖图案覆盖第一栅电极的与第一叠置接触件叠置的顶表面，

其中，第二栅极线包括第二栅电极和栅极覆盖图案，其中，栅极覆盖图案覆盖第二栅电极的顶表面，并且

其中，凹陷覆盖图案的底表面的竖直水平低于栅极覆盖图案的底表面的竖直水平。

2.如权利要求1所述的半导体存储器装置，其中，第一叠置接触件的底表面的竖直水平低于或等于栅极覆盖图案的底表面的竖直水平，并且其中，第一叠置接触件的底表面的竖直水平高于凹陷覆盖图案的底表面的竖直水平。

3.如权利要求1所述的半导体存储器装置，其中，凹陷覆盖图案的顶表面和栅极覆盖图案的顶表面彼此共面。

4.如权利要求1所述的半导体存储器装置，其中，凹陷覆盖图案的底表面的竖直水平高于或等于第一上布线图案的顶表面的竖直水平。

5.如权利要求1所述的半导体存储器装置，其中，第一叠置接触件包括：

第一延伸部分，在第一方向上延伸并且与第一下布线图案和第一上布线图案叠置；以及

第二延伸部分，在第二方向上从第一延伸部分延伸并且与第一栅极线和第二栅极线叠置。

6.如权利要求1所述的半导体存储器装置，其中，第一导电类型是n型，并且第二导电类型是p型。

7.如权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括分离绝缘膜，分离绝缘膜包括：

第一分离部分，位于第一栅极线的一侧上，第一分离部分将第一下源/漏区与第一上源/漏区彼此分离；以及

第二分离部分，位于第一栅极线的与所述一侧相对的另一侧上，

其中，第二分离部分的顶表面的竖直水平高于第一分离部分的顶表面的竖直水平。

8.如权利要求7所述的半导体存储器装置，其中，第二分离部分的顶表面的竖直水平高于或等于第一上布线图案的顶表面的竖直水平。

9.如权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括：

第三栅极线，在第二方向上延伸，并且围绕第一下布线图案和第一上布线图案，并且在第一方向上与第一栅极线间隔开；

第四栅极线，在第二方向上延伸，并且围绕第二下布线图案和第二上布线图案，并且在第二方向上与第三栅极线间隔开；

第二下源/漏区，具有第一导电类型，位于第二栅极线与第四栅极线之间，并且连接到第二下布线图案；

第二上源/漏区，具有第二导电类型，位于第二栅极线与第四栅极线之间，并且连接到第二上布线图案；以及

第二叠置接触件，将第二下源/漏区、第二上源/漏区和第三栅极线彼此电连接。