[发明专利]冷源晶体管器件及其制备方法

说明书

本公开提供一种冷源晶体管器件，包括：基底层；冷源层，冷源层设置于基底层；条带层，条带层与冷源层连接，并通过相同材料制备；栅介质层，栅介质层的部分形成于冷源层的部分，栅介质层的部分覆盖条带层的部分；栅电极，栅电极设置于栅介质层；其中，冷源层和条带层连接的界面形成为同质结，栅介质层覆盖同质结。本公开还提供一种冷源晶体管器件的制备方法。

技术领域

本公开涉及一种冷源晶体管器件及其制备方法，属于集成电路元器件技术领域。

背景技术

以硅基CMOS(金属氧化物半导体)技术为核心的集成电路产业不断追求着高性能、低功耗和高集成度。然而，当器件特征尺寸缩减到5nm技术节点及以下时，硅基CMOS尺寸缩减所带来的性能提升远小于日益增长的功耗，因此集成电路的发展趋势逐渐由追求性能和集成度的提升转变为降低功耗，而降低动态功耗的最有效方法即降低工作电压。

降低工作电压最有效的方法是降低亚阈值摆幅(subthreshold swing,SS)，即使漏电流变化一个量级所需要的栅极电压的增量。硅基场效应晶体管的源端材料的电子态密度随能量变化是增函数，根据热发射理论，室温下硅基场效应晶体管SS的理论极限为60mV/dec，集成电路要求晶体管在工作电压(V_DD)范围内由极高的开态电流(比如1mA/μm)迅速关断到极低的关态电流(比如10nA/μm)，因此工作电压最低为0.64V。2021年国际器件和系统路线图(IRDS)预测，到2034年，CMOS工作电压将降到0.55V。为了达到此标准，亟需研发新材料、新原理器件。

目前可以实现室温下SS小于60mV/dec的器件主要有三类：隧穿晶体管、负电容晶体管以及冷源晶体管。在隧穿晶体管中，隧穿系数对隧穿结宽度(由栅压调节)的改变很敏感，因此室温下可以实现SS小于60mV/dec；然而隧穿晶体管开态时的隧穿系数很难接近于1，因此器件的开态电流极低，性能较差，I₆₀(SS＝60mV/dec时的源漏电流)很难达到1μA/μm。负电容晶体管通过栅压控制铁电层翻转实现对电信号的放大，从而实现亚60mV/dec的特性，但是其开态和回滞难以同时做好，铁电层翻转的速度限制了其在高频领域中的应用；另外，铁电层的翻转过程需要能量供给，所以负电容晶体管的总功耗没有显著降低。在冷源晶体管中，源端材料的态密度随能量的增加而减小，使费米能级处载流子浓度衰减比费米分布要快，高能量载流子越过沟道势垒注入沟道的数目变少，使得漏电流急剧减小，因此室温下SS可以实现小于60mV/dec。

基于石墨烯源-单根碳纳米管沟道的冷源晶体管的SS可以实现40mV/dec，且亚60特性可跨越4个量级，I₆₀达到40μA/μm，工作电压可降低至0.5V；若将沟道材料替换为碳纳米管阵列，理论上器件性能可达到IRDS的标准。然而以石墨烯为冷源，碳纳米管(或MoS₂等二维半导体材料)为沟道的晶体管在制作时需要将沟道材料转移至石墨烯上，工艺复杂，可控性差，冷源和沟道材料之间难以形成理想的接触界面，因此导致接触势垒高，进而使得晶体管的SS变差。

发明内容

为了解决上述技术问题之一，本公开提供了一种冷源晶体管器件及其制备方法。

根据本公开的一个方面，提供了一种冷源晶体管器件，其包括：

基底层，

冷源层，所述冷源层设置于所述基底层；

条带层，所述条带层与所述冷源层连接，并通过相同材料制备；

栅介质层，所述栅介质层的部分形成于所述冷源层的部分，所述栅介质层的部分覆盖所述条带层的部分；

栅电极，所述栅电极设置于所述栅介质层；

其中，所述冷源层和条带层连接的界面形成为同质结，所述栅介质层覆盖所述同质结。