[发明专利]一种用于硬件仿真平台的主频评估方法

说明书

本发明公开了一种用于硬件仿真平台的主频评估方法，包括获取分区的信息和硬件仿真平台信息；将各分区放置到对应FPGA上，分区与分区之间的信号通过对应FPGA之间的物理连线进行传输；获取传输的信号的数量以及物理连线的数量，判断传输的信号的数量是否大于物理连线的数量，若是，则为分区之间的组内信号进行TDM分配；计算得到各FPGA之间每个端口对的TDM比率，根据各个端口对的TDM比率、FPGA平台的参数、信号到达的预设拍数计算得出各FPGA对中端口对之间的时延，取时延的最大值作为本次评估的时延，结合预设的时延‑主频对应关系得到主频评估结果。方便开发人员优化划分和映射策略。

技术领域

本发明属于集成电路微电子领域，特别是涉及一种用于硬件仿真平台的主频评估方法。

背景技术

由于晶体管尺寸的缩小和设计过程的改进，现代数字系统的计算能力在过去几年中得到了极大的提高。但是这样增加了设计的复杂性，导致了验证芯片的成本也越来越高。如果设计出来的最终产品不能达到要求，前期投入的资金就会打水漂，因此芯片验证就变得非常重要了。

相比于用仿真器或者加速器来进行仿真，FPGA更为接近真实的芯片，可以配合开发者进行底层软件的开发。然而，由于FPGA和专用集成电路(asic)之间存在巨大的面积、性能和功率差距。因此，一个复杂的SoC设计不能在单个FPGA上原型化，为了克服这个限制，需要多FPGA平台来承载一个完整的SoC设计。所以要对一个大规模的芯片设计进行划分，使其能够在多FPGA验证平台上进行仿真验证。

然而对VLSI电路的划分无法直接决定最终的仿真速率，还需要将划分好的块放置到对应FPGA上，对切割信号进行TDM分配，才能确定最终的性能好坏。因此，需要对切分好的块进行评估，一方面，能够评估放置和TDM分配的结果，另一方面，也能给迭代划分提供一个反馈参考。

发明内容

针对以上技术问题，本发明提供一种用于硬件仿真平台的主频评估方法。

本发明解决其技术问题采用的技术方案是：

一种用于硬件仿真平台的主频评估方法，方法包括以下步骤：

步骤S100：获取分区的信息和硬件仿真平台信息；

步骤S200：根据分区的信息和硬件仿真平台信息将各分区放置到对应FPGA上进行，分区与分区之间的信号通过对应FPGA之间的物理连线进行传输；

步骤S300：获取传输的信号的数量以及物理连线的数量，判断传输的信号的数量是否大于物理连线的数量，若是，则为分区之间的组内信号进行TDM分配，以使每个信号能通过所有物理连线传输；

步骤S400：计算得到各FPGA之间每个端口对的TDM比率，根据各个端口对的TDM比率、根据FPGA平台的参数、信号到达的预设拍数计算得出各FPGA对中端口对之间的时延，取硬件仿真平台中所有FPGA对中端口对之间的时延的最大值作为本次评估的时延；

步骤S500：根据评估的时延和预设的时延-主频对应关系得到主频评估结果。

优选地，步骤S300中判断传输的信号的数量是否大于物理连线的数量之后还包括：若否，则FPGA之间的物理连线直接传输信号，时延记作。

优选地，步骤S300中为分区之间的组内信号进行TDM分配，包括：

各分区之内的信号被分成多个组，每个组内包括多个拥有相同属性的信号，各FPGA之间有多个端口对，每个端口对里包含多条物理连线，将分区内的组内信号分配到对应端口对上进行路由从而完成TDM分配。

优选地，步骤S400中根据各个端口对的TDM比率、根据FPGA平台的参数、信号到达的预设拍数计算得出各FPGA对中端口对之间的时延，具体为：