[发明专利]一种芯片集成设计方法

说明书

本发明提供了一种芯片集成设计方法，该方法包括：在模板中定义芯片各模块的层次结构；在模板中设置模块的RTL文件路径，同时设置模块名，以及是否属于待生成RTL代码的模块；对已生成RTL代码的模块的RTL文件进行分析，提取模块的端口连接信息和参数信息；接收用户在模板中添加的模块间未连接端口的连接信息及模块的实例化参数值；利用脚本工具分析添加后的模板，对待生成RTL代码的模块生成模块的RTL代码；对已定义端口连接信息的模块生成对应的端口连接，对已定义参数值的模块利用已定义参数值对模块进行实例化。本发明通过自动生成RTL设计代码避免了人为错误，通过快速收敛的芯片集成设计过程提高了芯片集成的设计开发效率。

技术领域

本发明属于芯片设计领域，特别涉及一种芯片集成设计方法。

背景技术

芯片集成设计是在芯片中将多个模块组合连接并生成期望功能的过程。每个模块(module)是芯片内部的具有某些功能或者功能聚合的设计结构。在集成设计的过程中，繁杂而琐碎的设计工作往往成为芯片开发的瓶颈。由于芯片系统越来越复杂，任何一个模块的微小改动都会导致与之关联的所有集成设计的修改。对于复杂的芯片系统集成设计，传统的设计方法都是在基于芯片的架构定义来实现功能模块的分割之后，自顶向下组织芯片的层次结构，然后自底向上层层集成，直到所有功能模块被集成到芯片中，而且大部分工作几乎靠手动完成，费时耗力。由于各个模块间彼此交互的层次关系越来越复杂，即使是经验丰富的工程师也容易引入错误，从而影响芯片质量。另外，人为的集成工作和设计过程中的结果缺少有效的信息交换，而且过于依赖设计工程师的经验，设计质量和效率都很难保证，即使存在脚本方法，如果割裂生成集成设计的RTL(Register transfer Level)代码，那么本质上仍然属于自底向上的集成设计方法，缺乏宏观上的集成设计指导，收敛慢，效率低下，而且可能在生成集成设计的RTL代码的过程中存在重复返工的情况。

发明内容

本发明的目的在于提供一种芯片集成设计方法，以解决芯片集成的设计效率低的问题。所述芯片集成设计方法包括：

在预设模板中定义芯片各个模块的层次结构；

接收用户输入，在所述模板中设置所有模块的RTL文件路径，并设置每个模块的module名，以及该模块是否属于待生成RTL代码的模块；

对已生成RTL代码的模块的RTL文件进行分析，提取相应模块的端口连接信息和参数信息；

接收用户在所述模板中添加的模块之间未连接端口的连接信息以及模块的实例化参数值；

利用脚本工具分析添加后的模板，对于待生成RTL代码的模块，生成该模块的RTL代码；对于已定义端口连接信息的模块，在RTL代码中生成对应的端口连接，对于已定义参数值的模块，利用已定义的参数值对该模块进行实例化。

优选地，在对模块进行实例化之后，利用所述脚本工具更新模块之间的已连接端口的连接信息和参数信息。

优选地，在更新模块之间的已连接端口的连接信息和参数信息之后，进一步包括：

重新接收用户添加的其他信息，并利用所述脚本工具重新分析添加后的模板；迭代地执行该步骤，直到生成芯片集成设计的所有RTL代码，并且各个模块之间不存在未连接端口。

优选地，所述对已生成RTL代码的模块的RTL文件进行分析，提取模块的端口连接信息和参数信息，进一步包括：

以对应的module名在所述模板中建立新的模块页，并将模块的端口连接信息和参数信息加入到对应模块页中，同时在模板中为每个所述待生成RTL代码的模块建立新的模块页，将空白信息添加到对应模块页中。

优选地，所述利用所述脚本工具更新模块之间的已连接端口的连接信息和参数信息，进一步包括：