[发明专利]基于飞秒激光的光电晶体管制备方法及晶体管阵列

说明书

本发明公开了基于飞秒激光的光电晶体管制备方法及晶体管阵列。包括步骤：S10，提供一顶面具有二氧化硅层的硅基层；S20，在二氧化硅层的上表面形成三层薄膜结构；S30，基于飞秒激光加工工艺依据预设图案信息，沿垂直于三层薄膜结构的表面方向从三层薄膜结构的上方进行刻蚀加工形成由多个叠层无结光电晶体管组成的晶体管阵列，相邻叠层无结光电晶体管经由沟槽分隔开来。本发明的基于飞秒激光的光电晶体管制备方法，通过使用飞秒激光微纳加工技术，省略了传统图案化过程中的光刻步骤，从而降低了晶体管器件的制备工艺成本，复合光敏材料与半导体材料，利用光生载流子注入半导体来提高器件电子及空穴的迁移率，获得更高的光电流响应。

1技术领域

本发明涉及半导体技术领域，特别地，涉及一种基于飞秒激光的光电晶体管制备方法及阵列。

2背景技术

传统微加工工艺的图案转移过程需要使用光刻技术，通常需要使用物理掩模版，通过紫外光将掩膜版上的图形复制到衬底上，之后显影形成需要的图形。传统微加工工艺步骤繁琐，工艺过程中由于工艺设备的不稳定或者是卫生、清洗步骤的不彻底等因素，容易引入各种缺陷，无法保证晶体管器件的稳定性和低成本。

为改善晶体管制作工艺和器件性能上的问题，有必要提出一种基于飞秒激光的光电晶体管制备方法以解决或至少缓解上述缺陷。

3发明内容

本发明提供的基于飞秒激光的光电晶体管制备方法，解决了现有的采用物理掩模版的光刻技术制作的晶体管器件，无法保证晶体管器件的稳定性的技术问题。

为实现上述目的，本发明采用的技术方案如下：

一种基于飞秒激光的光电晶体管制备方法，包括如下步骤：S10，提供一顶面具有二氧化硅层的硅基层；S20，在所述二氧化硅层的上表面形成三层薄膜结构，所述三层薄膜结构包括处于中间层的光敏材料层以及分别处于所述光敏材料层的上下两侧的透明半导体薄膜层；S30，基于飞秒激光加工工艺依据预设图案信息，沿垂直于所述三层薄膜结构的表面方向从所述三层薄膜结构的上方进行刻蚀加工形成由多个叠层无结光电晶体管组成的晶体管阵列，相邻的两个所述叠层无结光电晶体管经由飞秒激光刻蚀形成的贯穿所述三层薄膜结构的沟槽分隔开来。

进一步地，所述步骤S10具体包括：依次采用丙酮、酒精和去离子水超声清洗硅片衬底，进行干燥处理后得到所述硅基层。

进一步地，所述步骤S20具体包括：S21，在所述二氧化硅层上表面通过溅射沉积重掺杂半导体材料形成厚度为5-20纳米的处于所述透明半导体薄膜层的下部的所述透明半导体薄膜层；S22，在所述透明半导体薄膜层的上表面通过旋涂光敏材料形成厚度为5-10纳米的所述光敏材料层；S23，在所述光敏材料层的上表面通过溅射沉积重掺杂半导体形成厚度为5-20纳米的处于所述透明半导体薄膜层的上部的所述透明半导体薄膜层。

进一步地，透明半导体薄膜层包括锡铟氧化物导电半导体薄膜层、铟锌氧化物导电半导体薄膜、铝锌氧化物导电半导体薄膜中的至少一种。

进一步地，光敏材料采用光敏量子点或纳米金属颗粒。

进一步地，多个所述叠层无结光电晶体管呈阵列排布，沿横向排布的至少两个所述叠层无结光电晶体管形成晶体管行，沿纵向排布的至少两个所述叠层无结光电晶体管形成晶体管列，还包括步骤S40，在所述晶体管行的表面设置第一固态栅介质层，其中，所述第一固态栅介质层覆盖在所述三层薄膜结构的顶面以及所述沟槽的槽侧壁面和槽底面上，以在每一个所述叠层无结光电晶体管的顶面形成有源极和漏极，所述源极和所述漏极相对地处于所述第一固态栅介质层的两侧，和/或在所述晶体管列的表面设置第二固态栅介质层，其中，所述第二固态栅介质层覆盖在所述三层薄膜结构的顶面以及所述沟槽的槽侧壁面和槽底面上，以在每一个所述叠层无结光电晶体管的顶面形成有源极和漏极，所述源极和所述漏极相对地处于所述第二固态栅介质层的两侧。