[发明专利]一种高速信号的测试和评估方法

说明书

本发明实施例提供了一种高速信号的测试和评估方法，包括：基于原信号链路，进行第一次高速信号的测试与评估；当原信号链路的误码率满足要求时，在原信号链路的基础上增加第一裕量测试板以构成新信号链路；基于新信号链路，进行第二次高速信号的测试与评估；其中，当新信号链路通道损耗比原信号链路损耗增加MdB，则认为原信号链路的裕量为M dB，M值越大则认为原信号链路越可靠，M值越小则认为原信号链路的风险越大。通过增加裕量测试板进行二次高速信号的测试和评估从而得到原信号链路的裕量，方便、快速地评估了产品开发中关键高速信号链路风险，可在不使用高速示波器情况下测试高速信号链路裕量，降低了测试的成本和难度，具有较强的推广意义。

技术领域

本发明实施例涉及IT硬件设备测试领域，尤其涉及一种高速信号的测试和评估方法。

背景技术

在IT硬件设备行业，设备投产前需要进行开发和测试，以测试信号质量是否满足芯片电气要求或相关总线规范要求。

但是，目前芯片厂家出于保密或者与下游硬件集成开发使用EDA软件不同，导致芯片模型使用困难，甚至部分厂家不能提供芯片模型；另一方面，若高速链路是通过连接器、线缆、转接卡等进行跨板连接时，往往因为另一侧的芯片未知而很难进行仿真操作。因此通常采用先开发，再测试验证的策略，比如，目前，芯片公司一般会提供测试评估的DEMO板（demo board，开发板），下游硬件设计公司可利用此DEMO板来评估高速信号链路允许最大损耗及最长走线长度等。但下游硬件设计公司因产品设计方案、结构等因素，导致高速信号实际链路损耗和走线长度等都超过DEMO板，这样必然增加产品开发风险，甚至可能导致产品开发失败。

此外，当IT硬件设备开发完成，进入测试验证阶段时，会采用高速示波器测试信号质量是否满足芯片电气要求或相关总线规范要求。高速示波器一般组网比较复杂，测试步骤繁琐；而且高速示波器价格昂贵，示波器探头、线缆等精密零组件极易损坏、维护成本高。同时，单板上信号也很难点测，或者测试点测得的信号与芯片内部实际信号差异很大，也就是说高速示波器测得的信号不能真是反应芯片内部实际信号，此时可能就会采用芯片内置眼图Margin（裕量）测试方法。但目前，市场上很多芯片并不支持内置眼图Margin测试方法。

发明内容

针对上述问题，本发明实施例提供了一种高速信号的测试和评估方法，以实现方便、快速评估产品开发中关键高速信号链路风险，并降低测试成本和测试难度。

本发明实施例提供的一种高速信号的测试和评估方法，包括：

基于原信号链路，进行第一次高速信号的测试与评估；

当原信号链路的误码率满足要求时，在原信号链路的基础上增加第一裕量测试板以构成新信号链路；

基于新信号链路，进行第二次高速信号的测试与评估；

其中，当新信号链路通道损耗比原信号链路通道损耗增加MdB，则认为原信号链路的裕量为M dB，M值越大则认为原信号链路越可靠，M值越小则认为原信号链路的风险越大。

其中，原信号链路由第一单板、第一连接器和第二单板构成；

第一单板和第二单板之间通过第一连接器连接。

进一步地，在基于原信号链路，进行第一次高速信号的测试与评估之后，还包括：

通过做系统级的压力和业务测试，判断原信号链路的误码率是否满足要求；

当原信号链路的误码率不满足要求时，则定位问题点并重新规划高速互联通道。

优选地，新信号链路由第一单板、第一连接器、第一裕量测试板、第二连接器和第二单板构成；

第一单板与第一裕量测试板之间通过第一连接器连接；

第二单板与第一裕量测试板之间通过第二连接器连接；

在进行高速信号测试评估时，信号依次经第一单板、第一连接器、第一裕量测试板、第二连接器和第二单板进行传输。