[发明专利]存储器结构

说明书

一种存储器结构，包括：储存晶体管，其具有沟道区域、电荷储存区域、栅极端子、第一漏极端子或第一源极端子、以及第二漏极端子或第二源极端子，该储存晶体管具有表示储存在所述电荷储存区域中的电荷的可变阈值电压；字线，其连接至所述栅极端子以在读取操作期间提供控制电压；位线，其将所述第一漏极端子或所述第一源极端子连接到数据检测电路；源极线，其连接到所述第二漏极端子或所述第二源极端子；以及导体层，其将所述沟道区域电连接到所述半导体衬底中的所述电压源之一，以为所述沟道区域提供偏置电压，其中，所述位线和所述区域各自是沿基本上垂直于所述平坦的表面的第一方向延伸的第一导电类型的半导体材料的列。

本申请是申请日为2016年11月4日且发明名称为“三维垂直NOR闪速薄膜晶体管串”的中国专利申请No.201680068774.5的分案申请。

相关申请的交叉引用

本发明涉及并要求以下优先权：(i)于2015年11月25日提交的标题为“Three-dimensionalVertical NOR Thin-film Transistor Strings”的美国临时专利申请(“共同未决的临时申请I”)，序号62/260，137；(ii)于2016年7月26日提交的标题为“Multi-GateNOR Flash Thin-film Transistor Strings Arranged in Stacked Horizontal StripswithVertical Control Gates”的共同未决的美国非临时专利申请(“共同未决的非临时申请I”)，序号15/220，375；和(iii)于2016年7月15日提交的标题为“Capacitive CoupledNon-Volatile Thin-film Transistor Strings”的共同未决的美国临时专利申请(“共同未决的临时申请II”)，序号62/363，189；以及(iv)于2016年8月26日提交的标题为“Capacitive Coupled Non-Volatile Thin-film Transistor Strings in Three-Dimensional Array”的共同未决的美国非临时专利申请(“共同未决的非临时专利申请II”)，序号15/248，420。共同未决的临时申请I、共同未决的临时申请II、共同未决的非临时专利申请和共同未决的非临时专利申请II的公开内容通过引用整体并入本文。

背景技术

1、技术领域

本发明涉及高密度存储器结构。特别地，本发明涉及由互连的薄膜储存元件(诸如以具有水平字线的垂直条形成的薄膜储存晶体管)形成的高密度存储器结构。

2、相关技术的讨论

在本公开中，描述了存储器电路结构。这些结构可以使用常规制造工艺在平面半导体衬底(例如，硅晶片)上制造。为了便于清楚地说明，术语“垂直”是指垂直于半导体衬底的表面的方向，以及术语“水平”是指平行于半导体衬底的表面的任何方向。

现有技术中已知许多高密度非易失性存储器结构，诸如“三维垂直NAND串”。这些高密度存储器结构中的许多是使用由沉积的薄膜(例如多晶硅薄膜)形成的薄膜储存晶体管所形成的，并且被组织为“存储器串”的阵列。一种类型的存储器串被称为NAND存储器串或简称为“NAND串”。NAND串由许多串联连接的薄膜储存晶体管(“TFT”)组成。读取或编程串联连接的TFT中的任一个的内容需要激活串中的所有串联连接的TFT。薄膜NAND晶体管比单晶硅中形成的NAND晶体管具有更低的电导率，因此需要通过NAND的长串来传导的低读取电流导致相对慢的读取存取(即，长的时延)。