[发明专利]一种半导体结构的制备方法

说明书

本发明提供一种半导体结构的制备方法，包括：提供第一衬底，所述第一衬底内具有若干第一深沟槽；在所述第一衬底上形成非感光的填充层，所述填充层充满所述第一深沟槽并延伸覆盖所述第一衬底；减薄所述填充层直至露出所述第一衬底，保留所述第一深沟槽内的所述填充层；在所述第一衬底上形成光阻层，所述光阻层覆盖所述第一衬底及所述填充层；除去所述第一衬底上的部分所述光阻层及对应的所述第一深沟槽内的所述填充层。所述填充层充满所述第一深沟槽，为所述光阻层提供平坦的形成表面，进而均匀所述光阻层的厚度，避免所述光阻层由于厚度及应力不均产生的裂缝。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的制备方法。

背景技术

随着微电子技术的不断发展，半导体功率器件以输入阻抗高、损耗低、开关速度块、无二次击穿、动态性能好等优点逐渐成为当今半导体发展的主流，现有的半导体功率器件主要包括平面型器件和沟槽型器件。

在屏蔽栅沟槽器件（SGT）及绝缘栅双极性晶体管（IGBT）等器件的生产中都会用到深沟槽工艺，在沟槽型器件的制作工艺中，大部分产品需要在已经形成深沟槽结构的衬底上对部分深沟槽的底部进行离子注入工艺，一般地，会采用光阻层覆盖不需要进行离子注入的深沟槽，但深沟槽的深度较深，且深宽比较大，给光阻层的填充形成了一定的难度，且较厚的光阻层在后续烘烤工艺中会由于内部应力等原因产生裂缝，当以光阻层为掩膜对深沟槽底部的衬底进行离子注入工艺时，离子会通过裂缝注入到非离子注入区的衬底上，对半导体器件的性能造成影响。较厚的所述光阻层也难以完全曝光，显影后所述深沟槽底部的光阻残留会阻挡离子注入，导致器件失效。

发明内容

本发明的目的在于提供一种半导体结构的制备方法，以解决现有深沟槽离子注入工艺中，光阻层产生裂缝及深沟槽底部光阻残留的问题。

为了达到上述目的，本发明提供一种半导体结构的制备方法，包括：

提供第一衬底，所述第一衬底内具有若干第一深沟槽；

在所述第一衬底上形成非感光的填充层，所述填充层充满所述第一深沟槽并延伸覆盖所述第一衬底；

减薄所述填充层直至露出所述第一衬底，保留所述第一深沟槽内的所述填充层；

在所述第一衬底上形成光阻层，所述光阻层覆盖所述第一衬底及所述填充层；

除去所述第一衬底上的部分所述光阻层及对应的所述第一深沟槽内的所述填充层。

可选的，采用曝光工艺及显影工艺除去所述第一衬底上的部分所述光阻层，同时，对应的所述第一深沟槽内的所述填充层溶解在显影液中。

可选的，所述填充层的材料为含有碱溶性基团的介质材料或抗反射材料。

可选的，所述曝光工艺的曝光焦平面位于所述第一衬底的顶面和所述光阻层的顶面之间。

可选的，除去所述第一衬底上的部分所述光阻层及对应的所述第一深沟槽内的所述填充层之后，还包括：

以剩余的所述填充层和光阻层为掩模，对露出的所述第一深沟槽底部的所述第一衬底进行离子注入工艺；

除去剩余的所述填充层及所述光阻层。

可选的，减薄所述填充层之前，还包括：

对所述填充层进行第一烘烤工艺，所述第一烘烤工艺的烘烤温度为100°C~130°C，和/或，所述第一烘烤工艺的烘烤时间为60s~120s。

可选的，减薄所述填充层的工艺包括电浆预处理工艺或等离子刻蚀工艺。

可选的，除去所述第一衬底上的部分所述光阻层及对应的所述第一深沟槽内的所述填充层之前，还包括：