[发明专利]射频芯片测试方法、装置、测试设备、介质及测试系统

说明书

本发明实施例公开了一种射频芯片测试方法、装置、测试设备、介质及测试系统。所述方法包括：确定至少两个被测射频芯片的测试频点，以及各所述被测射频芯片对应的测试频点次序，其中，所述测试频点次序满足：同一时段各所述被测射频芯片对应于不同的测试频点；按照所述测试频点次序对各所述被测射频芯片进行测试。该方法通过确定各被测射频芯片对应的测试频点次序，并按照该次序对各被测射频芯片进行测试，能够使得在多芯片测试的情况下，同一测试时间段内每颗芯片所对应的测试频点不同，有效避免了测试时多颗芯片之间存在信号频率相互干扰的问题，从而提高了芯片的测试效率。

技术领域

本发明实施例涉及芯片测试技术领域，尤其涉及一种射频芯片测试方法、装置、测试设备、介质及测试系统。

背景技术

射频芯片，是指将无线电信号通信转换成一定的无线电信号波形，并通过天线谐振发送出去的一个电子元器件。为了保证芯片的品质，通常会对制造完成的芯片进行测试。

目前，在芯片的量产测试中，通常使用多芯片(Multi-Site)测试方式同时对多颗芯片进行测试，以提升生产的效率。

然而，当芯片测试中涉及到射频测试项目，采用Multi-Site方式会使得同一测试时间段内多颗芯片之间存在信号频率的相互干扰，例如M芯片(Site-M)中的待测试器件(Device under Test，DUT)发射的信号被N芯片(Site-N)中的标准器件(Golden Unit，GU)接收到，或者是Site-M中的GU发射的信号被Site-N中的DUT接收到。为了避免芯片在进行射频测试时出现信号干扰的情况，目前多采用串行测试方法，即每个测试时间段内，每次使用一个芯片依次进行测试，但是串行测试方法会提高时间上的成本，降低芯片测试效率。故，如何在采用Multi-Site测试方式的情况下避免芯片间射频信号频率的相互干扰，以提升测试效率，是当前亟待解决的技术问题。

发明内容

本发明实施例提供了一种射频芯片测试方法、装置、测试设备、介质及测试系统，以降低在同时测试时多颗芯片间射频信号的相互干扰，提高芯片的测试效率。

第一方面，本发明实施例提供了一种射频芯片测试方法，包括：

确定至少两个被测射频芯片的测试频点，以及各所述被测射频芯片对应的测试频点次序，其中，所述测试频点次序满足：同一时段各所述被测射频芯片对应于不同的测试频点；

按照所述测试频点次序对各所述被测射频芯片进行测试。

可选的，按照如下至少一种方式确定各所述被测射频芯片对应的测试频点次序：

从预设频率列表中选取设定数量个第一测试频点，并将各所述第一测试频点按照第一排序规则确定各所述被测射频芯片对应的测试频点次序；

从至少两个预设频率间隔内各选取一个第二测试频点，并将各所述第二测试频点按照第二排序规则确定各所述被测射频芯片对应的测试频点次序；

将待测频段中的预设特征频点按照第三排序规则确定各所述被测射频芯片对应的测试频点次序。

可选的，按照所述测试频点次序对各所述被测射频芯片进行测试，包括：

在预设同步指令和/或预设测试指令的控制下，按照各自的测试频点次序，对相应的被测射频芯片进行测试。

可选的，所述被测射频芯片包括封装有天线的雷达芯片，所述天线包括发射天线和接收天线。

可选的，同一时段内被测射频芯片的数量不超过所述测试频点次序中各测试频点的数量。

可选的，在按照所述测试频点次序对各所述被测射频芯片进行测试之前，还包括：

针对每个被测射频芯片，控制所述被测射频芯片对应的待测试器件与所述被测射频芯片中的发射天线和/或接收天线耦接。