[发明专利]形成具有连接片的半导体封装的方法

说明书

本文公开了一种方法，其包括：提供包括第一管芯焊盘和第一行引线的第一引线框架；提供连接片；将第一半导体管芯安装在第一管芯焊盘上，第一半导体管芯包括第一和第二电压阻挡端子；将连接片电连接到第一和第二电压阻挡端子中的一个；将来自第一行引线的第一引线电连接到第一和第二电压阻挡端子中的相对的一个端子；以及形成电绝缘材料的包封体，该包封体包封第一管芯焊盘和第一半导体管芯。在形成包封体之后，第一行引线均从包封体的第一外侧面伸出，并且连接片从包封体的第二外侧面伸出。

技术领域

本申请涉及半导体封装，并且更具体地，涉及分立功率器件封装。

背景技术

可以在晶体管外形型封装中提供高电压半导体器件，例如MOSFET(金属氧化物半导体场效 应晶体管)、IGBT(绝缘栅双极晶体管)等。这种类型的半导体封装包括多条通孔型引线，这些引 线被布置成一行并从封装包封体的一侧延伸出来。分立功率器件封装的一个重要设计考量是爬电距 离和净空距离。保持封装的负载端子之间(例如，源极到漏极、集电极到发射极、阳极到阴极等) 的高爬电距离和净空距离防止了不必要的电击穿和/或电弧放电。

现代电子应用可以将多个分立的功率半导体以密集包装布置的方式布置在一起。例如，可以 通过将多个分立的功率半导体封装(例如，10个封装、50个封装、100个封装等)彼此并联连接， 以实现被设计成适应100KW(千瓦)或更高数量级的功率负载的功率电子电路，例如功率逆变器。 分立功率器件封装中的每一个可以彼此靠近地安装在诸如PCB(印刷电路板)的载体上。多个分立 半导体封装的这些并联布置需要大量的板空间，尤其考虑到工业定义的爬电和净空要求，这对分立 半导体封装的引线间距和总占用面积提出了限制。此外，这些并联布置在板的电源连接方面提出了 设计挑战，因为具有大电势差(例如，500V或更大)的信号必须被布线在拥挤不堪的区域内。

发明内容

本领域技术人员在阅读以下具体实施方式并查看附图后，将认识到附加的特征和优点。

公开了一种制造半导体封装的方法。根据实施例，该方法包括：提供第一引线框架，该第一 引线框架包括第一管芯焊盘和均从所述第一管芯焊盘延伸出的第一行引线；提供连接片；将第一半 导体管芯安装在所述第一管芯焊盘上，所述第一半导体管芯包括设置在所述第一半导体管芯的前表 面上的第一电压阻挡端子和设置在所述第一半导体管芯的后表面上的第二电压阻挡端子；将所述连 接片电连接到所述第一半导体管芯的第一和第二电压阻挡端子中的一个；将来自所述第一行引线的 引线中的第一引线电连接到所述第一半导体管芯的第一和第二电压阻挡端子中的与第一连接片所电 连接到的那个相对的一个；以及形成电绝缘材料的包封体，其包封第一管芯焊盘和第一半导体管芯， 其中在形成所述包封体之后，所述第一行引线均从所述包封体的第一外侧面伸出，并且所述连接片 从所述包封体的第二外侧面伸出，所述第二外侧面与所述第一外侧面相对。

单独地或组合地，所述连接片包括从所述包封体暴露的平面凸片和所述平面凸片中的穿孔。

单独地或组合地，该方法还包括：提供第二半导体管芯，该第二半导体管芯包括设置在第二 半导体管芯的前表面上的第一电压阻挡端子和设置在第二半导体管芯的后表面上的第二电压阻挡端 子；在形成包封体之前，将连接片电连接到第二半导体管芯的第一和第二电压阻挡端子中的一个， 并且其中，形成所述包封体以包封第二半导体管芯。

单独地或组合地，所述方法还包括：提供第二引线框架，所述第二引线框架包括第二管芯焊 盘和均从所述第二管芯焊盘延伸出的第二行引线；将所述第二半导体管芯安装在所述第二管芯焊盘 上；以及在形成所述包封体之前将所述第二引线框架布置在所述第一引线框架之上，使得所述第一 半导体管芯的前表面面向所述第二半导体管芯的前表面。