[发明专利]基于多输入单输出的FIFO结构的GPU数据处理系统

说明书

本发明涉及一种基于多输入单输出的FIFO结构的GPU数据处理系统，包括映射器、FIFO和写指针，映射器包括P个输入端口和P个输出端口{E₁,E₂,…E_P}，所述P个输入端口用于并行输入Q个第三获取数据请求，并将Q个第三获取数据请求映射至前Q个输出端口{E₁，E₂,…E_Q}，将{E₁，E₂,…E_Q}中的Q个第三数据存入FIFO中;FIFO为多输入单输出的FIFO，用于并行输入Q个第三获取数据请求，单个输出FIFO中的第三获取数据请求；写指针始终指向当前FIFO下一待存入数据的行，当前写指针所指行数值为WR，当映射器向FIFO并行存入Q个第三获取数据请求后，更新WR。本发明提高了GPU的数据处理效率。

技术领域

本发明涉及GPU数据处理技术领域，尤其涉及一种基于多输入单输出的FIFO结构的GPU数据处理系统。

背景技术

基于GPU的数据处理中存在多种并行处理的场景，需要将并行输出的信息存入到FIFO（First Input First Outpu）中供后级使用，但是，由于现有的FIFO是先出队列，且每次只能输入一个信息，而不能并行输入多个信息，当遇到并行输出场景时，则只能分别输入多个并行输出的信息，这样势必会造成并行输出信息通道的堵塞，降低GPU的数据处理效率。由此可知，如何实现FIFO的并行多输入，提高GPU的数据处理效率成为亟待解决的技术问题。

发明内容

本发明目的在于，提供一种基于多输入单输出的FIFO结构的GPU数据处理系统，提高了GPU的数据处理效率。

本发明提供了一种基于多输入单输出的FIFO结构的GPU数据处理系统，包括映射器、FIFO和写指针，其中，

所述映射器包括P个输入端口和P个输出端口{E₁,E₂,…E_P}，E_p表示第p个输出端口，p的取值范围为1到P，所述P个输入端口用于并行输入Q个第三获取数据请求，并将Q个第三获取数据请求映射至前Q个输出端口{E₁，E₂,…E_Q}，Q≤P，将{E₁，E₂,…E_Q}中的Q个第三数据存入所述FIFO中;

所述FIFO为多输入单输出的FIFO，用于并行输入Q个第三获取数据请求，单个输出FIFO中的第三获取数据请求；

所述写指针始终指向当前FIFO下一待存入数据的行，当前写指针所指行数值为WR，当所述映射器向所述FIFO并行存入Q个第三获取数据请求后，更新WR。

本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提供的一种基于多输入单输出的FIFO结构的GPU数据处理系统可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有下列优点：

本发明通过设置映射器、多输入单输出端口的FIFO和写指针，能够将并行处理的Q个第三获取数据请求信息并行输入至FIFO中，避免任何一个第三获取数据请求信息获取通路的堵塞，提高了GPU的数据获取效率。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。

附图说明

图1为本发明实施例提供的基于冲突检测的GPU的数据获取系统示意图；

图2为本发明实施例提供的基于多输入单输出的FIFO结构的GPU数据处理系统示意图。

具体实施方式