[发明专利]写入均衡

说明书

本申请案涉及写入均衡。一种存储器装置包含经配置以接收写入命令的命令接口及内部写入调整IWA电路系统。所述IWA电路系统经配置以从所述命令接口接收所述写入命令，基于所述所接收写入命令产生内部写入信号IWS，并训练数据选通DQS信号以产生具有与所述存储器装置的时钟CLK的相位对准设置量的DQS信号以使用所述IWS捕获数据信号DQ。

分案申请的相关信息

本案是分案申请。该分案的母案是申请日为2020年11月27日、申请号为202011353492.4、发明名称为“写入均衡”的发明专利申请案。

技术领域

本发明的实施例大体上涉及半导体装置领域。更具体来说，本发明的实施例涉及在存储器装置中使用修改内部写入均衡循环来修改写入均衡信号。

背景技术

半导体装置(例如，存储器装置)利用具有数据信号、数据选通及/或其它信号的相移的时序来执行操作。数据选通用以捕获数据。为确保适当地对数据选通信号进行定时以捕获数据信号，写入均衡可用以调整数据选通信号的时序来确保数据信号被适当地捕获。使用写入均衡允许系统补偿到每一存储器装置及数据信号(DQ)的时钟路径与数据选通(DQS)路径之间的模块上的时序差异。准确的写入均衡很重要，否则时序差异将无法减轻，从而导致装置在规格之外操作。

本发明的实施例可针对上文提出的问题中的一或多者。

发明内容

本发明的一个方面涉及一种存储器装置，其包括：命令接口，其经配置以：接收写入命令；及内部写入调整(IWA)电路系统，其经配置以：从所述命令接口接收所述写入命令；基于所述写入命令产生内部写入信号(IWS)；及训练数据选通(DQS)信号以产生具有与所述存储器装置的时钟(CLK)的设置相位对准量的DQS信号，以使用所述IWS捕获数据信号(DQ)。

本发明的另一方面涉及一种方法，其包括：在存储器装置中实施内部写入均衡，其包括：将值设置在所述存储器装置的模式寄存器中，其中所述值对应于可以其调整内部写入信号(IWS)的传输的时钟(CLK)的时钟循环的数目；确定所述模式寄存器中的所述值是否致使内部数据选通(DQS)信号与所述CLK之间的相位对准在预定相位失配量之外；及调整所述模式寄存器中的所述值以将所述DQS信号与所述CLK之间的所述相位对准更改为在所述预定相位失配量内。

本发明的另一方面涉及一种内部调整设备，其包括：模式寄存器，其经配置以基于所述模式寄存器中的存储指示来传输控制信号；及多路复用器，其经配置以接收所述控制信号及写入命令，其中所述多路复用器经配置以基于所述控制信号的值来选择性地传输所述写入命令，其中所述模式寄存器经配置以接收所述存储指示，以指示存储器装置的内部数据选通DQS信号与所述存储器装置的时钟之间的相位对准是否在预定的彼此相位失配量之外。

附图说明

图1是说明根据本发明的实施例的存储器装置的某些特征的简化框图；

图2是根据本发明的实施例可在图1的存储器的命令解码器及/或数据路径中实施的写入捕获电路系统的示意图；

图3是根据实施例的内部写入均衡的第一过程的流程图；

图4是说明根据实施例的结合图3的内部写入均衡的最小边界情况及最大边界情况的第一实例的图；

图5是说明根据实施例的结合图3的内部写入均衡的最小边界情况及最大边界情况的第二实例的图；

图6是说明根据实施例的结合图3的内部写入均衡的最小边界情况及最大边界情况的第三实例的图；

图7是根据实施例的内部写入均衡的第二过程的流程图；

图8是说明根据实施例的包含结合图7的内部写入均衡的最小边界情况及最大边界情况的第一实例的图；