[发明专利]一种光电及射线辐射线阵硅微条探测器制备工艺

说明书

一种光电及射线辐射线阵硅微条探测器制备工艺，探测器的单像素结构制备流程如下，步骤一：在高阻N型低掺杂半导体衬底上，通过离子注入形成一个N型重掺杂区域，经沟槽刻蚀、外延生长、离子注入形式形成三维P型重掺杂及其同掺杂类型的展臂结构；步骤二：在重掺杂区域的像素边缘通过沟槽刻蚀、外延生长、离子注入形式形成三维N型重掺杂，像素N型重掺杂区域通过金属电极引出，加载高电位，其中，半导体衬底的底部为N型重掺杂区域；步骤三：对像素中部的三维P型重掺杂及其同掺杂类型的展臂结构通过金属电极引出，加载低电位。本发明可以降低光生载流子的漂移行程，能提高整体探测效率，避免像素间电荷串扰，能加速子载流子收集。

技术领域

本发明涉及光子(包括X光、激光、X射线自由电子激光)或粒子探测技术应用的探测器技术领域，特别是一种应用在光电及辐射射线的线阵硅微条探测器制备工艺。

背景技术

硅微条探测器与硅像素探测器等主要用于高能物理、天体物理、航空航天、军事、医学技术等领域。硅微条探测器具体应用中，由于技术限制，对探测到的粒子位置分辨率进行测量时，有以下不足：探测器的耗尽(空间电荷区)方向都是由芯片上表面至芯片下表面，耗尽宽度等于芯片厚度(一般为300微米)，使得探测器实际工作时的耗尽电压较高，且在辐射环境下耗尽电压随着辐照强度变大会增高，导致功耗变得更大，容易击穿，所以，虽然现有的硅微条探测器具有很高位置分辨率，但存在不耐辐射的缺点。再者，硅微条探测器要获得更高位置分辨率，需要将微条或者像素做到更小，这样增加了击穿的几率，且在本身耗尽电压就很高的情况下，更容易击穿，并且将微条或者像素做到更小，受到工艺限制无法得到有效应用。

目前的硅微条探测器分为三维探测器和二维探测器，其中，三维探测器的耗尽方向与芯片厚度无关，是贯穿于芯片的电极之间，通过减少电极间距就可以减少耗尽宽度，因此耗尽电压相比二维探测器极低，比二维探测器更具有优势，在高能物理实验等中广泛被应用。但是目前的三维电极探测器中，存在光生载流子的漂移速率低，载流子的收集效率低的缺点。

发明内容

为了克服现有三维硅微条探测器因技术所限，存在光生载流子的漂移速率低，载流子的收集效率低的弊端，本发明提供了在相关结构及制备工艺共同作用下，制得的成品在实际应用中，在保证线阵硅微条探测器空间分辨率的同时，能提高光子探测效率，进行为相关设备实现高精度能量分辨率探测识别起到了有利技术的一种光电及射线辐射线阵硅微条探测器制备工艺。

本发明解决其技术问题所采用的技术方案是：

一种光电及射线辐射线阵硅微条探测器制备工艺，其特征在于探测器的单像素结构制备流程如下，步骤一：在高阻N型低掺杂半导体衬底上，通过离子注入形成一个N型重掺杂区域，经沟槽刻蚀、外延生长、离子注入形式形成三维P型重掺杂及其同掺杂类型的展臂结构；步骤二：在重掺杂区域的像素边缘通过沟槽刻蚀、外延生长、离子注入形式形成三维N型重掺杂，像素N型重掺杂区域通过金属电极引出，加载高电位，其中，半导体衬底的底部为N型重掺杂区域；步骤三：对像素中部的三维P型重掺杂及其同掺杂类型的展臂结构通过金属电极引出，加载低电位；具体应用时，外部探测点位的光子入射后激发的电子载流子会向N型重掺杂区域漂移，激发的空穴载流子会向P型重掺杂区域漂移，探测器中展臂的三维结构布置在厚度方向的中间位置，能降低光生载流子的漂移行程，降低载流子被探测器内部缺陷或陷阱捕获的概率，进而改善探测器对载流子的收集时间，提高整体探测效率。

进一步地，所述步骤一中的高阻N型低掺杂半导体衬底，还能采用为P型低掺杂半导体衬底；N型重掺杂，还能采用P型重掺杂。

进一步地，所述步骤二中的N型重掺杂，还能采用P型重掺杂。

进一步地，所述步骤一中的高阻N型低掺杂区域，电阻率在1000～20000Ω·cm之间，厚度在100～500um之间；N型重掺杂区的结深在0.3～1um之间，掺杂表面峰值浓度在5E18/cm³～1E20/cm³之间。