[发明专利]一种通用开关量脉冲智能接口测试卡

权利要求书

1.一种通用开关量脉冲智能接口测试卡，其特征在于，包括集成在一块板卡上的：

总线控制器，用于提供标准的PCI总线接口和Local总线接口，作为从设备响应PCI总线操作，通过Local总线与FPGA相连，对本地设备进行访问；同时，根据应用需求，作为PCI总线主设备，提供DMA数据传输功能；

FPGA，用于与总线控制器的局部时钟信号、地址数据信号、状态控制信号和局部总线仲裁信号进行连接，实现时钟管理、复位管理、中断分配、开关量输入/输出、脉冲量采集/输出以及与其它外围器件的控制逻辑和译码功能。

2.根据权利要求1所述通用开关量脉冲智能接口测试卡，其特征在于，所述总线控制器采用的型号为PCI9030，FPGA采用的型号为XC3S1400AN。

3.根据权利要求1所述通用开关量脉冲智能接口测试卡，其特征在于，还包括4种供电电源，分别为VCC、3.3V、VCC3.3V和VCC1.2V，其中VCC和3.3V是工控机通过PCI总线提供的电源，主要为总线控制器桥接芯片以及与总线控制器相连的EEPROM供电；VCC1.2V为FPGA核电压供电，VCC3.3V为FPGA IO及其它接口电路供电；

通过在板卡上设置电源管理芯片LTM4644IY#PBF提供VCC1.2V、VCC3.3V两种电源。

4.根据权利要求3所述通用开关量脉冲智能接口测试卡，其特征在于，所述FPGA连接ZPB-28 50MHz晶振，晶振信号引入FPGA产生64M时钟进行脉冲计数；

所述EEPROM采用的型号为93LC56，用于存储总线控制器的配置信息。

5.根据权利要求1所述通用开关量脉冲智能接口测试卡，其特征在于，还包括RS422隔离脉冲量输入/输出接口，所述RS422隔离脉冲量输入/输出接口基于设置在板卡上的ADM2582E接口芯片搭建，所述的ADM2582E接口芯片与FPGA相连。

6.根据权利要求1所述通用开关量脉冲智能接口测试卡，其特征在于，还包括TTL隔离脉冲量\开关量输出接口，所述TTL隔离脉冲量\开关量输出接口基于设置在板卡上的驱动器SN74AHCT16245DGGR、数字隔离器ADuM1400CRWZ以及达林顿阵列ULN2803ADW搭建，用于实现脉冲量\开关量输出，所述的数字隔离器ADuM1400CRWZ、驱动器SN74AHCT16245DGGR和达林顿阵列ULN2803ADW依次与FPGA相连。

7.根据权利要求1所述通用开关量脉冲智能接口测试卡，其特征在于，还包括+B/-B隔离开关量输出接口，+B/-B隔离开关量输出接口分别基于设置在板卡上的光MOS固态继电器AQY272A搭建，用于实现隔离开关量输出，光MOS固态继电器AQY272A与FPGA相连。

8.根据权利要求1所述通用开关量脉冲智能接口测试卡，其特征在于，还包括TTL隔离脉冲量/开关量采集接口，所述TTL隔离脉冲量/开关量采集接口基于设置在板卡上的光耦HCPL-063L搭建，用于实现TTL隔离脉冲量/开关量采集，光耦HCPL-063L与FPGA相连。

9.根据权利要求1所述通用开关量脉冲智能接口测试卡，其特征在于，还包括+B隔离脉冲量/开关量采集接口，所述+B隔离脉冲量/开关量采集接口基于设置在板卡上的光耦HCPL-063L搭建，用于实现+B隔离脉冲量/开关量采集，光耦HCPL-063L与FPGA相连。

10.根据权利要求1所述通用开关量脉冲智能接口测试卡，其特征在于：

所述的FPGA进行以下设计：

1)开关量逻辑设计：

①输入开关量采集

FPGA使用时钟采集输入开关量的状态并锁存，从指定地址读取锁存的输入开关量状态；

②开关量输出

通过指定地址设置需输出的开关量的状态，FPGA解析关于输出开关量的设定，通过指定管脚输出所需的开关量；

2)脉冲量逻辑设计：

①输入脉冲采集

FPGA使用时钟度量输入脉冲高/低电平周期数；

将输入脉冲高/低电平周期数及FPGA时钟周期作为基础数据，经过变换得到输入脉冲高/低电平宽度、脉冲周期、占空比、脉冲频率，具体求解方式如下：

高电平宽度：输入脉冲高电平周期数*时钟周期；

低电平宽度：输入脉冲低电平周期数*时钟周期；

占空比：输入脉冲高电平周期数/(输入脉冲高电平周期数+输入脉冲低电平周期数)；

脉冲周期：(输入脉冲高电平周期数+输入脉冲低电平周期数)*时钟周期；

脉冲频率：1/输入脉冲周期；

②脉冲输出

通过指定地址设置需输出的脉冲量的特征参数：高/低电平周期数。