[发明专利]半导体封装件

权利要求书

1.一种半导体封装件，所述半导体封装件包括：

半导体芯片，所述半导体芯片具有第一表面和与所述第一表面相对的第二表面；

下再分布结构，所述下再分布结构设置在所述半导体芯片的所述第一表面上；

导电连接构件，所述导电连接构件设置在所述下再分布结构上以位于所述半导体芯片的外部；

上再分布结构，所述上再分布结构设置在所述半导体芯片的所述第二表面上；

多个第一导电焊盘，所述多个第一导电焊盘彼此间隔开地设置在所述上再分布结构上；以及

多个第二导电焊盘，所述多个第二导电焊盘位于所述上再分布结构上以彼此连接，

其中，所述上再分布结构包括：

上再分布绝缘层，所述上再分布绝缘层设置在所述半导体芯片的所述第二表面上；

第一上再分布线路图案，所述第一上再分布线路图案在所述上再分布绝缘层内部在水平方向上延伸；

第一上再分布通路图案，所述第一上再分布通路图案在所述上再分布绝缘层内部在垂直方向上延伸，并且被构造为将所述多个第一导电焊盘连接到所述第一上再分布线路图案；

焊盘线路图案，所述焊盘线路图案在所述上再分布绝缘层的上部在所述水平方向上延伸，并且被构造为将所述多个第二导电焊盘彼此连接；以及

焊盘通路图案，所述焊盘通路图案在所述上再分布绝缘层内部在所述垂直方向上延伸，并且被构造为将所述多个第一导电焊盘中的至少一者连接到所述导电连接构件中的至少一者。

2.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：

第二上再分布线路图案，所述第二上再分布线路图案在所述上再分布绝缘层内部在所述水平方向上延伸；以及

第二上再分布通路图案，所述第二上再分布通路图案在所述上再分布绝缘层内部在所述垂直方向上延伸，并且被构造为将所述第二上再分布线路图案连接到所述多个第二导电焊盘，或者将所述第二上再分布线路图案连接到所述导电连接构件中的至少一者。

3.根据权利要求2所述的半导体封装件，

其中，所述多个第一导电焊盘、所述第一上再分布通路图案、所述第一上再分布线路图案和所述焊盘通路图案被构造为提供所述半导体芯片的数据信号的传输路径，并且

其中，所述多个第二导电焊盘、所述焊盘线路图案、所述第二上再分布通路图案和所述第二上再分布线路图案被构造为提供用于所述半导体芯片的操作的电力信号的传输路径，或者被构造为提供用于将所述半导体芯片接地的接地信号的传输路径。

4.根据权利要求2所述的半导体封装件，

其中，所述多个第一导电焊盘、所述第一上再分布通路图案、所述第一上再分布线路图案和所述焊盘通路图案被构造为提供所述半导体芯片的数据信号的传输路径，并且

其中，所述多个第二导电焊盘、所述焊盘线路图案、所述第二上再分布通路图案和所述第二上再分布线路图案被构造为提供所述半导体芯片的命令信号和地址信号中的至少一者的传输路径。

5.根据权利要求1所述的半导体封装件，其中，所述焊盘通路图案在所述垂直方向上的长度大于所述第一上再分布通路图案在所述垂直方向上的长度。

6.根据权利要求1所述的半导体封装件，其中，所述第一上再分布线路图案的厚度大于所述多个第一导电焊盘中的每一者的厚度。

7.根据权利要求6所述的半导体封装件，其中，所述多个第一导电焊盘中的每一者的厚度在5微米至15微米的范围内。

8.根据权利要求7所述的半导体封装件，其中，所述第一上再分布线路图案的厚度比所述多个第一导电焊盘中的每一者的厚度大7微米至40微米。

9.根据权利要求1所述的半导体封装件，其中，所述焊盘通路图案设置在所述第一上再分布线路图案的外部。