[发明专利]RISC架构处理器的寄存器架构、寄存器组及RISC架构处理器

说明书

本发明公开一种RISC架构处理器的寄存器架构、寄存器组及RISC架构处理器，涉及处理器技术领域。所述寄存器架构包括：若干通用寄存器和若干特殊寄存器；其中：所述通用寄存器，用于提供给处理器根据通用寄存器的指令对所述通用寄存器执行通用的读写操作；所述特殊寄存器，用于提供处理器根据指定的指令对所述特殊寄存器执行条件判断、跳转类操作或运算类操作。从而可以减少处理器指令集条件判断/跳转类指令的种类，减少专用于处理标志位和超出位宽的计算结果的指令类型和数目，降低处理器硬件设计的实现难度和成本，提高处理器执行条件判断、跳转类操作或运算类操作的性能，降低此类操作的指令开销，同时不会明显降低处理器的性能。

技术领域

本发明涉及处理器技术领域，尤其涉及一种RISC架构处理器的寄存器架构、寄存器组及RISC架构处理器。

背景技术

随着集成电路技术的发展，处理器的规模越来越大，结构越来越复杂，同时性能也越来越高。

目前的处理器中，根据指令集的技术特点上大致分成两大种类架构：复杂指令集处理器（Complex Instruction Set Computing，CISC）和精简指令集处理器（ReducedInstruction Set Computing，RISC）。RISC架构的指令集系统相对简单，只需要实现有限的常用且比较简单的指令，其他的复杂操作通过编译技术由多条指令组合完成。

目前，基于RISC架构的处理器是采用寄存器到寄存器的结构模型，即运算操作的源操作数来自寄存器，然后将运算结果存储到寄存器。因此，RISC架构处理器通常拥有固定数目（多数是16或32个）的通用寄存器并将其寻址方式直接编码在指令编码中。在软件程序中，通常根据某些指令执行后产生的结果标志位作为程序改变进程的判断条件，因此标志位的存储和读取操作的复杂程度会影响处理器执行软件程序的性能。另外，某些指令执行后的结果可能会产生超出单个寄存器位宽的结果，因此超出位宽部分的结果的存储和读取操作的复杂程度也会影响处理器执行软件程序的性能。

所以，目前处理器在指令执行后，其执行结果对标志位操作的复杂程度和/或超出单个寄存器位宽的计算结果可能会造成处理器性能下降，造成增加硬件设计电路的复杂度以及软件编写的复杂度。

发明内容

本发明实施例旨在提供一种RISC架构处理器的寄存器架构、寄存器组及RISC架构处理器，旨在解决现有的目前处理器在指令执行后的结果对标志位操作的复杂程度和/或超出单个寄存器位宽的计算结果可能会造成处理器性能下降，造成增加硬件设计电路的复杂度以及软件编写的复杂度的问题。

为解决上述技术问题，本发明第一方面实施例提供以下技术方案：一种RISC架构处理器的寄存器架构，所述寄存器架构包括：若干通用寄存器和若干特殊寄存器；其中：

所述通用寄存器，用于提供给处理器根据通用寄存器的指令对所述通用寄存器执行通用的读写操作；

所述特殊寄存器，用于提供处理器根据指定的指令对所述特殊寄存器执行条件判断、跳转类操作或运算类操作。

本发明第二方面实施例提供以下技术方案：一种RISC架构处理器的寄存器组，所述寄存器组是以本发明第一方面实施例所述的RISC架构处理器的寄存器架构为标准构建。

本发明第三方面实施例提供以下技术方案：一种RISC架构处理器，所述RISC架构处理器包括本发明第二方面实施例所述的RISC架构处理器的寄存器组。