[发明专利]用于LDO频率补偿的片内电容实现电路及LDO电路

权利要求书

1.一种用于LDO频率补偿的片内电容实现电路，其特征在于，所述片内电容实现电路，包括电容C0、第一启动电路模块、第一电流比例增大电路模块、第二启动电路模块及第二电流比例增大电路模块；

第一启动电路模块的输出端与第一电流比例增大电路模块的输入端相连，第二启动电路的输出端与第二电流比例增大模块的输入端相连；

电容C0的负极与第一电流比例增大电路模块的输入端相连，电容C0的正极与第二电流比例增大电路模块的输出端相连；第二电流比例增大电路模块的输入端还与第一电流比例增大电路模块的输出端相连；第一电流比例增大电路模块的输出端还与第二启动电路模块相连；

其中，电容C0的正极与第二电流比例增大电路模块的输出端共同作为所述片内电容实现电路的正极；第一电流比例增大电路模块和第二电流比例增大电路模块，用于以预设比例增大电容C0的电容值；

第一启动电路模块，包括PMOS管MP1、NMOS管MN1和NMOS管MN2；

PMOS管MP1的源极与电源相连；PMOS管MP1的漏极与NMOS管MN1的漏极及NMOS管MN2的栅极均相连，PMOS管MP1的栅极与NMOS管MN1的漏极及NMOS管MN2的栅极均相连；

NMOS管MN1的栅极与NMOS管MN2的源极相连；NMOS管MN1的栅极与NMOS管MN2的源极还均与第一电流比例增大模块的输入端相连；NMOS管MN1的源极与地相连；

第一电流比例增大电路模块，包括PMOS管MP2、PMOS管MP3、NMOS管MN3及NMOS管MN4；

PMOS管MP2的源极与电源相连；PMOS管MP2的栅极与PMOS管MP3的栅极相连；PMOS管MP2的漏极与电容C0的负极、NMOS管MN3的漏极、NMOS管MN3的栅极及NMOS管MN4的栅极均相连；PMOS管MP2的栅极和PMOS管MP2的漏极还均与第一启动电路模块的输出端相连；

PMOS管MP3的源极与电源相连；PMOS管MP3的栅极与PMOS管MP2的栅极相连，PMOS管MP3的栅极还与第一启动电路模块的输出端相连；PMOS管MP3的漏极与NMOS管MN4的漏极、第二电流比例增大电路模块的输入端及第二启动电路模块均相连；

NMOS管MN3的源极与地相连；NMOS管MN3的栅极及NMOS管MN3的漏极均与第一启动电路模块输出端相连；

NMOS管MN4的源极与地相连；NMOS管MN4的栅极与NMOS管MN3的栅极、NMOS管MN3的漏极及第一启动电路模块的输出端均相连；NMOS管MN4的漏极与PMOS管MP3的漏极、第二电流比例增大电路模块的输入端及第二启动电路模块均相连；

PMOS管MP2与PMOS管MP3的沟道长度相同，且PMOS管MP2与PMOS管MP3的沟道宽度比例为1：k1；NMOS管MN3与NMOS管MN4的沟道长度相同，且NMOS管MN3与NMOS管MN4的沟道宽度比例为1：k1；

第二启动电路模块包括PMOS管MP4、NMOS管MN5及NMOS管MN6；

PMOS管MP4的源极与电源相连，PMOS管MP4的栅极与NMOS管MN5的漏极及NMOS管MN6的栅极均相连，PMOS管MP4的漏极与NMOS管MN5的源极及NMOS管MN6的栅极均相连；

NMOS管MN5的源极与地相连；NMOS管MN5的栅极与NMOS管MN6的源极及第二电流比例增大电路模块的输入端均相连；NMOS管MN5的漏极与NMOS管MN6的栅极、PMOS管MP4的漏极均相连；

NMOS管MN6的源极及NMOS管MN6的漏极还均与第二电流比例增大电路模块相连；

第二电流比例增大电路模块，包括PMOS管MP5、PMOS管MP6、NMOS管MN7及NMOS管MN8；

PMOS管MP5的源极与电源相连，PMOS管MP5的栅极与PMOS管MP6的栅极及第二启动电路模块均相连；PMOS管MP5的漏极与NMOS管MN7的漏极、NMOS管MN7的栅极、NMOS管MN8的栅极、第一电流比例增大模块的输出端及第二启动电路模块的输出端均相连；

PMOS管MP6的源极与电源相连，PMOS管MP6的栅极与第二启动电路模块的输出端相连；PMOS管MP6的漏极与电容C0的正极及NMOS管MN8的漏极均相连；

NMOS管MN7的源极与地相连，NMOS管MN7的栅极与第二启动电路模块输出端相连；NMOS管MN7的漏极还与第二启动电路模块的输出端相连；

NMOS管MN8的源极与地相连，NMOS管MN8的栅极与NMOS管MN7的栅极、NMOS管MN7的漏极及第二启动电路模块的输出端均相连；NMOS管MN8的漏极与电容C0的正极、PMOS管MP6的漏极均相连。