[发明专利]自同步系统中NMOS隔离型低压差线性稳压器

说明书

本发明公开一种自同步系统中NMOS隔离型低压差线性稳压器，包括：偏置电流产生单元、偏置电压产生单元、时钟产生单元、电荷泵单元以及核心单元，偏置电压产生单元分别与电荷泵单元和所述时钟产生单元连接以统一提供偏置电压，偏置电流产生单元分别与偏置电压产生单元、时钟产生单元以及所述核心单元连接以统一提供偏置电流，时钟产生单元与电荷泵单元连接以产生两相时钟信号控制电荷泵单元工作，电荷泵单元与核心单元连接以向核心单元提供提升后的直流偏置电压，核心单元中功率管采用NMOS管，最终通过核心单元输出稳定的直流偏置电压信号。本发明具有电源噪声抑制能力强、瞬态响应快、负载驱动能力高和稳定性好等优点。

技术领域

本发明涉及稳压器技术领域，尤其涉及一种自同步系统中NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)隔离型低压差线性稳压器。

背景技术

在当前通信领域中，自同步系统如串行解串器(SerDes)的时钟速率已经达到56GHz，由此对时钟抖动性能也提出了更高的要求。为了满足自同步系统中的抖动要求，需要具有高电源抑制比的电源管理系统以抑制电源纹波和噪声。

低压差线性稳压器(low-dropout regulators，LDO)是自同步系统中最常用的电源管理芯片之一，具有输出稳定、响应速度快、易于集成、体积小等特点，可以为时钟数据电路(Clock Data Recovery，CDR)和锁相环(Phase-lockedLoops，PLL)等单元提供稳定的电源。现有技术中低压差线性稳压器通常是采用PMOS管做调整管，但是PMOS调整管会将一部分电源扰动从源极耦合至输出，抗干扰能力有限，NMOS型低压差线性稳压器可以实现电源与输出之间的有效隔离，进一步提高电源抑制比。因此亟需提供一种高电源抑制比的低压差线性稳压器，使得可以提升自同步系统的时钟抖动性能以及瞬态响应速度、负载驱动能力。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单、成本低、电源噪声抑制能力强、瞬态响应快、负载驱动能力高和稳定性好的自同步系统中NMOS隔离型低压差线性稳压器。

为解决上述技术问题，本发明提出的技术方案为：

一种自同步系统中NMOS隔离型低压差线性稳压器，包括：偏置电流产生单元、偏置电压产生单元、时钟产生单元、电荷泵单元以及核心单元，所述偏置电压产生单元分别与所述电荷泵单元和所述时钟产生单元连接以统一提供偏置电压，所述偏置电流产生单元分别与所述偏置电压产生单元、所述时钟产生单元以及所述核心单元连接以统一提供偏置电流，所述时钟产生单元与所述电荷泵单元连接以产生两相时钟信号控制所述电荷泵单元工作，所述电荷泵单元与所述核心单元连接以向所述核心单元提供提升后的直流偏置电压，所述核心单元中调整管采用NMOS开关管，通过调整管输出稳定的直流偏置电压信号。

进一步的，所述偏置电流产生单元和所述偏置电压产生单元采用PMOS低压差线性稳压器。

进一步的，所述偏置电流产生单元包括第一电流镜、第二电流镜、第一PMOS型低压差线性稳压器、PMOS共源共栅电流镜以及NMOS共源共栅电流镜，由相互连接的第一电阻R1与开关管M0共同产生基准电流，经过所述第一电流镜后提供给所述PMOS型低压差线性稳压器，再经过所述PMOS共源共栅电流镜输出直流偏置电流Iref_ldo，所述PMOS共源共栅电流镜中开关管M10与开关管M11的源漏电流分别经过所述NMOS共源共栅电流镜、所述第二电流镜输出稳定的直流偏置电流Iref_amp和Ibias_osc。

进一步的，所述偏置电压产生单元包括依次连接的第三电流镜、第四电流镜以及第二PMOS型低压差线性稳压器，将所述偏置电流产生单元输出的稳定的直流电压Iref_ldo作为基准电流源，所述基准电流源依次经过所述第三电流镜、第四电流镜，再提供给所述第二PMOS型低压差线性稳压器，由输出端的调整管M40的漏极输出稳定的直流电压输出Vbias。