[发明专利]基于FPGA的高速伪随机数生成方法及高速伪随机数生成器

说明书

本发明公开了一种基于FPGA的高速伪随机数生成方法及高速伪随机数生成器，在FPGA中采用适当的混沌模型算法，从而产生高速的伪随机数，FPGA电路中整体运算采用128bit定点数设计，达到足够的计算精度，有效抑制混沌退化，提高输出带宽，增强吞吐量，提升密匙空间；运算过程中，对混沌模型算法进行分块处理，将模型中占用大量时间的运算分成小部分进行并行完成。采用本发明产生的伪随机数速率可达到10Gbps，能满足高带宽需求的视频传输；产生的伪随机数序列能通过严格而高标准的随机性测试，产生序列的复杂性也得到了保障；此外，本发明伪随机数发生器的成本大大降低，同时提高了FPGA的资源利用效率，降低了功耗。

技术领域

本发明属于通信信息安全技术领域，尤其涉及一种基于FPGA的高速伪随机数生成方法及高速伪随机数生成器。

背景技术

在当今的信息化时代背景下，随机数在许多领域都得到了广泛的应用。例如：在密码学中，随机数可用于密码的传输、存储、计算等；在雷达监测中，随机数可用于雷达波形的产生，利用随机数产生的噪声波形，具有抗干扰、低截获等优点；随机数用于机械振动中，可利用蒙特卡洛方法对机械振动的随机性做出预测。因此，研究能够产生随机性高、复杂度高的随机数具有重要的应用价值。

产生随机数的方法主要有算法产生伪随机数、物理熵源产生真随机数和混沌电路产生随机数等方法，其中，算法产生伪随机数和物理熵源产生真随机数的方法具有可行性，但存在着平台局限、易受环境干扰、成本较高等致命缺点，因此，本发明采用混沌电路产生随机数的方法。混沌电路既可以产生伪随机数也可以产生真随机数，但由于真随机数产生速率较低且难度较大、成本较高，因此本发明选择具有更高性能的伪随机进行产生，其产生速度较快，且具有可重复性和可再生性。

目前混沌电路伪随机数产生主要有以下研究方向和成果：首先，传统的混沌模型，采用异或电路进行实现，虽然这种模型规模较小且资源占用率低，但是其产生的随机数随机性不高，需要后处理，速率只有7.38Mbit/s；其次，采用增强型低维混沌系统加sin运算的模型，虽然可以进行小型化和芯片化，但是复杂的算法导致其产生的速率不高；最后，美国安捷伦公司所生产的伪随机数产生器，虽然已规模化生产，但高昂的成本令人望而却步。

综上所述，现有的混沌电路伪随机数产生器存在如下缺陷：

1.成本较高，目前存在的成熟的伪随机数产生器价格均高达几十万；

2.随机数产生速率较低目前最高速率仅达6.78Gbps，在高带宽需求的视频传输以及企业或军队用途中远远不够；

3.产生序列复杂度不够，无法通过NIST SP800-22、TestU01等随机性标准测试。

发明内容

针对上述背景技术中指出的不足，本发明提供了一种基于FPGA的高速伪随机数生成方法及高速伪随机数生成器，旨在解决上述背景技术中现有技术存在的问题。

为实现上述目的，本发明采用的技术方案是：

一种基于FPGA的高速伪随机数生成方法，包括以下步骤：

首先，建立如下混沌模型算法：

其中α,β,γ₁,γ₂均为二维逻辑斯蒂映射的参数，a为一维帐篷模型的控制参数；

其次，在FPGA中对所述混沌模型算法进行实现，在FPGA电路中的整体运算采用128bit定点数设计，运算过程中，对混沌模型算法进行分块处理，将模型中占用大量时间的运算分成小部分进行并行完成。

上述方法在模型层面就使产生的伪随机数具有足够高的随机性，使得不用利用XOR运算也能通过严格而高标准的随机性测试，同时也使产生序列的复杂性得到了保障。该方法的运算量较小，计算方法较为高效，使FPGA的资源占用率达到较低的水平，展示出较高的利用率，从而降低其功耗。