[发明专利]一种基准电压源电路

权利要求书

1.一种基准电压源电路，其特征在于，包括：运算放大单元、基准电压生成单元以及启动单元；

所述运算放大单元包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一电阻以及第一电容；

所述基准电压生成单元包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第二电阻以及第三电阻；

所述启动单元包括：第十二晶体管、第十三晶体管以及第二电容；

所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管以及第十三晶体管均为全耗尽绝缘体上硅晶体管；

所述第十晶体管、第十一晶体管、第十二晶体管以及第十三晶体管为反阱PMOS器件，且所述第十晶体管和第十一晶体管工作于弱反型区；

所述第五晶体管的源极与电源电压连接，所述第五晶体管的漏极与所述第一晶体管的源极以及所述第二晶体管的源极连接，所述第五晶体管的栅极与所述第七晶体管的栅极连接；

所述第一晶体管的栅极与所述第八晶体管的漏极以及所述第十晶体管的源极连接，所述第一晶体管的漏极与所述第三晶体管的漏极以及栅极连接；

所述第二晶体管的漏极与所述第四晶体管的漏极连接，所述第二晶体管的栅极与所述第二电阻的第二端以及所述第三电阻的第一端连接；

所述第三晶体管的源极接地，所述第三晶体管的栅极还与所述第四晶体管的栅极连接；

所述第四晶体管的漏极还与所述第六晶体管的栅极连接，所述第四晶体管的源极接地；

所述第六晶体管的栅极还与所述第一电容的第一端连接，所述第六晶体管的漏极与所述第一电阻的第二端连接，所述第六晶体管的源极接地；所述第一电容的第二端接地，所述第一电阻的第一端与所述第七晶体管的漏极连接；

所述第七晶体管的栅极还与所述第十二晶体管的栅极连接，所述第七晶体管的源极与所述电源电压连接；

所述第八晶体管的栅极与所述第七晶体管的栅极连接，所述第八晶体管的源极与所述电源电压连接；

所述第九晶体管的栅极与所述第七晶体管的栅极连接，所述第九晶体管的漏极与所述第二电阻的第一端连接，所述第九晶体管的源极与所述电源电压连接；所述第九晶体管的漏极为基准电压输出端；

所述第十晶体管的栅极以及漏极接地；所述第十一晶体管的栅极以及漏极接地，所述第十一晶体管的源极所述第三电阻的第二端连接；

所述第十二晶体管的源极与所述电源电压连接，所述第十二晶体管的栅极还与所述第十三晶体管的源极连接，所述第十二晶体管的漏极与所述第二电容的第一端连接；所述第二电容的第二端接地；

所述第十三晶体管的漏极接地，所述第十三晶体管的栅极与所述第十二晶体管的漏极连接；

所述第一晶体管的栅极电压与所述第二晶体管的栅极电压相等。

2.如权利要求1所述的基准电压源电路，其特征在于，所述第一晶体管、第二晶体管、第五晶体管、第七晶体管、第八晶体管以及第九晶体管为常规阱PMOS器件；所述第三晶体管、第四晶体管以及第六晶体管为常规阱NMOS器件。