[发明专利]基于联邦学习的硬件加速数据传输方法

权利要求书

1.基于联邦学习的硬件加速数据传输方法，包括采用密文方式传输数据，且数据的明文和密文之间通过模幂运算转换，其特征在于，所述模幂运算基于改进的Montgomery算法实施、且包括预处理、模方运算、模乘运算、以及后处理；

针对所述模幂运算、整体上采用第一状态机表达执行过程；针对所述模方运算和所述模乘运算，通过第二状态机表达执行过程；

在所述模幂运算开始后，当进行至所述模方运算或所述模乘运算时，所述第一状态机向所述第二状态机发出相应的控制信号，所述第二状态机相应的切换至对应的状态，所述模方运算或所述模乘运算结束后，所述第二状态机切换至等待状态、直至下一次模方运算或模乘运算的开始，或直至模幂运算的结束。

2.如权利要求1所述的基于联邦学习的硬件加速数据传输方法，其特征在于，针对所述明文和所述密文的处理采用第三状态机表达执行过程，所述第三状态机具有空闲状态以及三组工作状态，所述三组工作状态分别对应数据的加载、运算和存储，每组工作状态根据数据的不同包括至少两种状态。

3.如权利要求2所述的基于联邦学习的硬件加速数据传输方法，其特征在于，所述三组工作状态中的第一组包括：加载明文状态、加载密文状态、加载常数状态、加载公钥状态、加载私钥状态、以及加载模数状态；

所述三组工作状态中的第二组包括：存储明文状态、以及存储密文状态；

所述三组工作状态中的第三组包括：加密状态、以及解密状态。

4.如权利要求3所述的基于联邦学习的硬件加速数据传输方法，其特征在于，针对所述模方运算，所述第二状态机依次具有模方运算的预处理状态、模方运算过程状态、以及模方运算结束状态；

针对所述模乘运算，所述第二状态机依次具有模乘运算的预处理状态、模乘运算过程状态、以及模乘运算结束状态；

所述第二状态机在所述等待状态下，接收到来自第一状态机的模方运算控制信号或模乘运算控制信号中的一者、以及第一开始信号后切换至相应的模方运算的预处理状态或模乘运算的预处理状态；

所述第二状态机在模方运算过程状态或模乘运算过程状态下，当接收到第一完成信号后切换至相应的模方运算结束状态或模乘运算结束状态。

5.如权利要求4所述的基于联邦学习的硬件加速数据传输方法，其特征在于，所述第二状态机还具有：

空闲状态，所述第二状态机在所述等待状态下、接收到来自所述第一状态机的模幂运算完成信号时，切换至所述空闲状态；

运算准备状态，所述第二状态机在空闲状态下、接收到来自所述第一状态机的所述第一开始信号时，切换至所述运算准备状态，在所述运算准备状态下接收到来自所述第一状态机的模方运算控制信号或模乘运算控制信号时，相应的切换至所述模方运算的预处理状态或所述模乘运算的预处理状态。

6.如权利要求5所述的基于联邦学习的硬件加速数据传输方法，其特征在于，所述模方运算、所述模乘运算采用脉动阵列执行，且所述第一完成信号由所述脉动阵列输出；所述脉动阵列采用非交叉串行的方式执行运算。

7.如权利要求6所述的基于联邦学习的硬件加速数据传输方法，其特征在于，所述模幂运算通过计算单元执行，且所述计算单元的至少一部分为所述脉动阵列，所述第一状态机可输出所述第一开始信号、第一次预处理控制信号、第二次预处理信号、所述模方运算控制信号、所述模乘运算控制信号、后处理控制信号、密钥位移控制信号、所述模幂运算完成信号，用于控制所述计算单元执行相应的运算。

8.如权利要求7所述的基于联邦学习的硬件加速数据传输方法，其特征在于，各状态机均基于FPGA实现。