[发明专利]一种过零检测电路和同步降压变换器

权利要求书

1.一种过零检测电路，其特征在于，包括：比较电路、偏置电路和差分采样电路；其中：

所述偏置电路分别向所述差分采样电路和所述比较电路提供偏置电流；

所述差分采样电路的两个输入端分别连接于同步降压变换器中下桥的漏极、源极，所述差分采样电路的两个输出端分别与所述比较电路的两个输入端相连；

所述比较电路的输出端与所述下桥的栅极相连，用于在所述下桥的漏极的电位不再小于所述下桥的源极的电位时，控制所述下桥关断。

2.根据权利要求1所述的过零检测电路，其特征在于，还包括：逻辑控制电路；其中：

所述逻辑控制电路分别与所述差分采样电路、所述比较电路和所述偏置电路相连；

所述偏置电路在所述过零检测电路使能时使能；

所述逻辑控制电路用于在同步降压变换器处于轻载工况且所述下桥导通后，控制所述差分采样电路使能、控制使能的所述偏置电路分别输出偏置电流，并在所述同步降压变换器处于轻载工况且所述下桥导通之后的预设时间后，控制所述比较电路使能。

3.根据权利要求2所述的过零检测电路，其特征在于，所述逻辑控制电路，包括：第一NMOS管、第一PMOS管、第一阻抗支路、电容支路、两个与非门和七个非门；其中：

第一非门的输入端接收LS信号，所述第一非门的输出端与第二非门的输入端相连；所述LS信号为高电平时，表征所述下桥导通；

所述第一与非门的一个输入端与所述第二非门的输出端相连、另一个输入端接收PSM信号，所述第一与非门的输出端与第三非门的输入端相连；所述PSM信号为高电平时，表征所述同步降压变换器处于轻载工况；

所述第三非门的输出端与第四非门的输入端相连，所述第四非门的输出端与第五非门的输入端相连，所述第五非门的输出端、所述第四非门的输出端既分别与所述差分采样电路的相应控制端相连，又分别与所述偏置电路的相应控制端相连；

所述第一NMOS管的栅极与所述第一PMOS管的栅极相连，连接点与所述第二非门的输出端相连；所述第一PMOS管的源极与电源相连，所述第一NMOS管的源极接地；

所述第一NMOS管的漏极与所述第一PMOS管的漏极相连，连接点通过所述第一阻抗支路与第六非门的输入端相连；

所述电容支路设置于所述第六非门的输入端与地之间；

第二与非门的一个输入端与所述第六非门的输出端相连、另一个输入端与所述第三非门的输出端相连，所述第二与非门的输出端与第七非门的输入端相连；

所述第七非门的输出端、所述第二与非门的输出端分别与所述比较电路的相应控制端相连。

4.根据权利要求2所述的过零检测电路，其特征在于，所述差分采样电路，包括：六个NMOS管、阻抗值相同的两个第二阻抗支路以及阻抗值相同的两个第三阻抗支路；其中：

第二NMOS管和第三NMOS管相同，第四NMOS管和第五NMOS管相同；

所述第二NMOS管的栅极与所述第四NMOS管的栅极相连，连接点与所述第二NMOS管的漏极相连；

所述第三NMOS管的栅极与所述第五NMOS管的栅极相连，连接点与所述第三NMOS管的漏极相连；

所述第二NMOS管的漏极和所述第三NMOS管的漏极相连，连接点与所述偏置电路相连；

所述第二NMOS管的源极与所述第四NMOS管的源极相连，连接点与第六NMOS管的漏极相连，所述第六NMOS管的源极通过一个所述第二阻抗支路连接于所述下桥的漏极；

所述第三NMOS管的源极与所述第五NMOS管的源极相连，连接点与第七NMOS管的漏极相连，所述第七NMOS管的源极通过另一个所述第二阻抗支路连接于所述下桥的源极；

所述第六NMOS管的栅极与所述第七NMOS管的栅极相连，连接点与所述逻辑控制电路的相应输出端相连，所述第六NMOS管和所述第七NMOS管在同步降压变换器处于轻载工况且所述下桥导通时导通；

所述第四NMOS管的漏极通过一个所述第三阻抗支路与电源相连；

所述第五NMOS管的漏极通过另一个所述第三阻抗支路与所述电源相连；

所述第四NMOS管的漏极、所述第五NMOS管的漏极分别与所述比较电路的两个输入端相连。