[发明专利]基于多任务的断层智能识别方法有效
申请号: | 202210621060.X | 申请日: | 2022-06-02 |
公开(公告)号: | CN114898160B | 公开(公告)日: | 2023-04-18 |
发明(设计)人: | 姚兴苗;董月;李祖宜;胡光岷 | 申请(专利权)人: | 电子科技大学 |
主分类号: | G06V10/764 | 分类号: | G06V10/764;G06V10/774;G06V10/26;G06V10/44;G06N3/0464;G06N3/08;G01V1/30 |
代理公司: | 成都虹盛汇泉专利代理有限公司 51268 | 代理人: | 王伟 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 任务 断层 智能 识别 方法 | ||
1.基于多任务的断层智能识别方法,其特征在于,包括:
S1、构建理论数据集:通过正演模型构建理论数据集,所述理论数据集中包括若干组理论数据,每一组理论数据中包括四个数据样本,具体为:地震振幅数据、断层标签数据、倾角体数据、方位角体数据;
S2、对理论数据集中的理论数据进行增强处理;
S3、构建网络模型:对3D U-Net网络进行改进,将其扩展为多任务网络,得到多任务的U-Net网络;步骤S3所述多任务的U-Net网络结构为:包括编码器部分与解码器部分;所述编码器部分包括四个编码器层,所述解码器部分包括四个解码器层;
编码部分相邻的2个编码器层,通过2×2×2大小、步长为2的池化层将上一层编码器层的输出进行下采样后输入下一层的编码器层,下一层的编码器层中卷积层的通道数是上一层编码器层中卷积层通道数的2倍;
解码部分相邻的2个解码器层,通过一个2×2×2的上采样层将上一层解码器层的输出进行上采样后输入下一层的解码器层,下一层的解码器层中卷积层的通道数是上一层解码器层中卷积层通道数的一半;
每个编码器层包括:两个3×3×3的卷积层,每个卷积层使用Relu作为激活函数;
每个解码器层包括:一个与对应编码层相连的拼接层,以及两个3×3×3的卷积层,每个卷积层均使用Relu作为激活函数;
在断层解释任务中将骨干网络的特征图进行两次残差模块的卷积后将特征图的通道数量减少到16个,得到用于断层识别任务的特征;在倾角检测任务中,将骨干网络的特征图和断层识别的特征图进行拼接,在将拼接后的特征图进行三次残差卷积块的卷积后得到最终的倾角检测结果;同理使用类似的网络结构得到方位角体的检测结果;
S4、对网络进行训练:将步骤S2增强后的理论数据输入多任务的U-Net网络中进行训练;
S5、断层解释阶段:将实际工区数据经过数据预处理之后送入到训练好的多任务的U-Net网络中进行预测,得到断层属性体、断层倾角体、断层方位角体。
2.根据权利要求1所述的基于多任务的断层智能识别方法,其特征在于,步骤S2所述的增强处理包括:
S21、对三维数据体进行旋转变换;
S22、采取对应角度间隔分别对倾角体数据、方位角体数据进行分类取整。
3.根据权利要求1所述的基于多任务的断层智能识别方法,其特征在于,采用基于滑动窗口的方法进行断层预测,具体的:将窗口的大小设置为基本单位的大小,同时将滑动窗口的步长设置为窗口大小的一半,在对地震体数据进行预测时不断移动窗口,并对窗口内的地震数据进行预测,并将预测结果最中心的1/2部分保留赋权值为1,边缘部分线性降低其权值,将每个点的值累加,待整个数据体完成预测之后除以每个点的权值得到最后的预测结果。
4.根据权利要求1所述的基于多任务的断层智能识别方法,其特征在于,还包括以下处理过程:
将预测数据的外层宽度为模型宽度1/2的数据进行镜像的扩展;再将扩展之后的数据作为预测数据进行预测,最后将扩展后的地震数据进行切割,获得原始地震数据的断层识别结果。
5.根据权利要求4所述的基于多任务的断层智能识别方法,其特征在于,设置三个阈值:高阈值h,低阈值l,总和阈值s,hls,将预测结果中值低于低阈值l的部分直接进行去除,高于高阈值h部分的结果直接予以保留;计算出当前保留的值的总和,如果总和大于总和阈值s则返回预测结果,否则按预测值大小由高到低从高阈值h和低阈值l间的数据进行保留直至保留数据总和大于总和阈值s。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210621060.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种陶瓷岩板及其制备方法
- 下一篇:一种基板式电源的封装装置及工艺