[发明专利]阻变式存储器的下电极及制备方法

说明书

本发明提供一种阻变式存储器的下电极及其制备方法，其中的制备方法包括：对底部介电层的表面进行平坦化处理，使填充在介电层内的导电材料层全部或部分裸露；对导电材料层进行回刻蚀，以及干法和/或湿法清洗，以使导电材料层的表面高度低于介电层的表面；对裸露在介电层上端的导电材料层进行还原化处理，在导电材料层的表面选择性生长下电极层，并且，下电极层的表面高度不低于介电层的表面高度；在下电极层的上部生长阻变层及上电极叠层后，对得到的存储器基础结构依次进行刻蚀处理；对刻蚀后的存储器结构进行金属间介电质填充及平坦化处理，以完成阻变式存储器的下电极制备。利用上述发明能够简化阻变式存储器的制备工艺，提高制备质量。

技术领域

本发明涉及半导体制造技术领域，更为具体地，涉及一种阻变式存储器的下电极及其制备方法。

背景技术

在阻变随机存储器(RRAM,Resistive Random Access Memory)设计过程中，为了得到更好的性能(如器件的可靠性(Reliability)与稳定性(Stability)、数据保持特性(Retention)、均匀度高、漏电小等)，RRAM的底部电极(BE，Bottom Electrode)的金属膜必须具有非常平整的表面，粗糙度阈值(Rmax，Maximum Roughness)低于2nm，以防止金属膜上层的阻变转换层(SL，Switching Layer)因厚度不均而导致短接及Cell Performance不均匀等一系列问题。

目前，现有的RRAM结构多为金属注射成型(MIM，Metal Injection Moulding)结构，上下电极均为金属平板，传统的制作工艺一般为：下电极金属层沉积，然后经过光刻/刻蚀/清洗等步骤对下电极金属层进行图案化，随后沉积阻变层及上电极金属层，然后进行上电极掩膜及蚀刻形成RRAM器件。这种现有的RRAM结构，不能同时满足金属膜的上表面的Rmax精度要求以及金属薄膜的厚度要求。

现有RRAM结构，其形成工艺主要有如下2种：

第一种：大致经过如下主要工艺步骤：在平坦化的BE VIA表面依次形成ReRAM、薄膜叠层，经光刻及刻蚀清洗等步骤后形成ReRAM Cell Structure，再进行金属间介电质填充及平坦化，形成最终的器件结构。该制程主要的困难点和问题点在于刻蚀过程，尤其地，在刻蚀BE金属膜的过程中，金属膜极容易发生回溅(Resputtering)而黏附到Cell侧壁(Sidewall)，从而导致诸如短路、残渣、缺陷态等一系列的问题，导致器件失效。

第二种：大致经过如下主要工艺步骤：相较于第一种，增加了Spacer及SpacerEtch，以期阻止BE金属膜Resputtering对侧壁的影响，具体为：在平坦化的BE VIA表面依次形成ReRAM薄膜叠层，进行光刻及刻蚀清洗(Step 4)等步骤，尤其地，在刻蚀清洗的步骤中，Endpoint停在BE金属膜上，再形成Dielectric Spacer空间隔离层后，进行BE W刻蚀，如此一来，不仅减少了金属膜Resputter的概率，即便发生回溅，也不会影响ReRAM Cell的器件性能，最后再进行金属间介电质填充及平坦化，形成最终的器件结构。该制程工艺步骤相对复杂冗长，且主要的困难点和问题点在于Spacer EtchWet Clean过程，在刻蚀BE金属膜及后续的清洗过程中，Cell底部极易发生侧掏问题，从而导致诸如ReRAM Film DamageLoss、Undesired Profile、Cell Missing等一系列的问题，导致器件失效。

为解决上述技术问题，急需一种既能保证RRAM的BE金属膜上表面的Rmax达到需求，又能降低ReRAM蚀刻工艺难度及其对Cell Sidewall(开槽侧壁)的影响，同时还能有效控制下电极尺寸的方法。

发明内容

鉴于上述问题，本发明的目的是提供一种阻变式存储器的下电极及制备方法，以解决现有阻变式存储器在制备过程中存在的复杂冗长、器件底部易发生侧掏、以及短路、残渣、缺陷态等，从而容易导致器件失效等问题。