[发明专利]半导体晶体管及其制备方法

说明书

本公开提供了一种半导体晶体管及其制备方法。本公开的一些实施例中，半导体晶体管，包括：衬底层、沟道层、源极、漏极和栅叠层结构，栅叠层结构包括栅介质层和位于栅介质层之上的栅极，栅介质层形成于沟道层之上，半导体晶体管还包括：低k侧墙，低k侧墙形成于沟道层之上的栅叠层结构两侧；源极与栅叠层结构一侧的低k侧墙接触并同时与沟道层的端部和顶部接触；漏极与栅叠层结构另一侧的低k侧墙接触并同时与沟道层的端部和顶部接触；其中，源极与沟道层顶部的接触长度和漏极与沟道层顶部的接触长度相同。本公开的半导体晶体管具有基于全面接触方式的自对准结构，沟道层、栅叠层结构和源漏极的接触区域高精度对准，能够在缩减接触长度的同时降低接触电阻。

技术领域

本公开涉及一种半导体晶体管及其制备方法，本公开尤其涉及一种基于全面接触方式的自对准半导体晶体管及其制备方法。

背景技术

半导体晶体管中的碳纳米管等新型纳米材料，通过与合适功函数的金属接触，来形成良好的欧姆接触。目前，半导体晶体管普遍采用边缘接触(Side Contact)方式，即，半导体晶体管中接触电极仅与碳纳米管的顶部接触。然而，该接触方式在缩减接触长度的同时，会导致接触电阻迅速上升，这是半导体晶体管器件尺寸缩减中急需解决的问题。

采用全面接触(Full Contact)方式的半导体晶体管，即，半导体晶体管中接触电极与碳纳米管的顶部、碳纳米管的端部均接触，接触电阻相较于边缘接触方式明显降低，接触电阻与接触长度依赖关系也明显减小。图1示出了采用边缘接触和全面接触时接触电阻(R_c)随接触长度(L_con)缩减而变化的示意图。通过图1可以明显看出，采用全面接触结构的半导体晶体管，接触电阻在接触长度缩减至30nm时，仅为207欧姆微米(Ω·μm)，这远小于边缘接触的接触电阻。显然，基于全面接触方式的晶体管结构，有利于同时实现小的接触长度和小的接触电阻，是晶体管尺寸极限缩减的优选器件结构。

基于全面接触方式的半导体晶体管，在小尺寸晶体管制备过程中，需要保证接触电极精确沉积在碳管接触区域并且栅结构精确覆盖在碳纳米管上。也就是说，碳纳米管、栅结构、接触电极这三个区域需要实现高精度的套刻对准。

目前，普遍采用套刻工艺实现基于全面接触方式的半导体晶体管，该套刻工艺包括刻蚀碳纳米管、沉积源漏接触金属和制备栅结构，这三个步骤中的每个步骤都需要高精度的套刻。图2示出了采用套刻工艺实现的基于全面接触方式的半导体晶体管的结构示意图。由图2可看出，由于套刻出现偏差，导致半导体晶体管的源端接触长度(即源极与沟道层顶部的接触长度)远小于漏端接触长度(即漏极与沟道层顶部的接触长度)，并且实际接触长度不是预先设计的接触长度，工艺可控性差。

由此可见，基于全面接触方式的半导体晶体管实现难度较大，很容易出现套刻偏差，从而导致源端接触长度与漏端接触长度不一致、实际接触长度不是预先设计的接触长度等问题，器件性能均一性差，不利于规模生产。因此，需要一种基于全面接触方式的自对准半导体晶体管及其制备方法。

发明内容

为了解决上述技术问题中的至少一个，本公开提供了一种半导体晶体管及其制备方法。

本公开的第一方面提供了一种半导体晶体管，包括：衬底层、沟道层、源极、漏极和栅叠层结构，所述沟道层、源极和漏极形成于所述衬底层之上，所述源极和漏极分别位于所述栅叠层结构两侧，所述栅叠层结构包括栅介质层和位于所述栅介质层之上的栅极，所述栅介质层形成于所述沟道层之上，所述半导体晶体管还包括：低k侧墙，所述低k侧墙形成于所述沟道层之上的所述栅叠层结构两侧；所述源极与所述栅叠层结构一侧的低k侧墙接触并同时与所述沟道层的端部和顶部接触；所述漏极与所述栅叠层结构另一侧的低k侧墙接触并同时与所述沟道层的端部和顶部接触；其中，所述源极与所述沟道层顶部的接触长度和所述漏极与所述沟道层顶部的接触长度相同。

本公开第一方面的一些可能的实施方式中，所述源极与所述沟道层顶部的接触长度和所述漏极与所述沟道层顶部的接触长度为10nm-500nm。